| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 研究意义 | 第10页 |
| 1.2 研究现状及发展态势 | 第10-12页 |
| 1.3 论文的主要工作和结构安排 | 第12-13页 |
| 第二章 SerDes发送器相关基础理论分析 | 第13-20页 |
| 2.1 信号完整性分析 | 第13-15页 |
| 2.1.1 单一网络的信号质量 | 第13页 |
| 2.1.2 串扰 | 第13-14页 |
| 2.1.3 轨道塌陷噪声 | 第14-15页 |
| 2.1.4 电磁干扰（EMI） | 第15页 |
| 2.2 传输线理论 | 第15-19页 |
| 2.2.1 传输线基本特征 | 第15-16页 |
| 2.2.2 传输线模型 | 第16-17页 |
| 2.2.3 传输线特征阻抗 | 第17-18页 |
| 2.2.4 信号的传输过程 | 第18-19页 |
| 2.2.5 码间干扰 | 第19页 |
| 2.2.6 差分信号 | 第19页 |
| 2.3 本章小结 | 第19-20页 |
| 第三章 SerDes发送器关键模块分析与电路设计 | 第20-39页 |
| 3.1 SerDes发送器整体结构 | 第20页 |
| 3.2 并/串转换电路分析与电路设计 | 第20-26页 |
| 3.2.1 5:1MUX设计 | 第22-23页 |
| 3.2.2 CML锁存器设计 | 第23-24页 |
| 3.2.3 2:1MUX设计 | 第24-26页 |
| 3.3 时钟树设计 | 第26-29页 |
| 3.3.1 CML缓冲器 | 第27-29页 |
| 3.3.2 CML D触发器设计 | 第29页 |
| 3.4 高精度电流镜结构分析 | 第29-33页 |
| 3.4.1 电流镜基本原理 | 第29-30页 |
| 3.4.2 Magic Battery电流镜 | 第30-33页 |
| 3.5 带共模反馈的LVDS驱动电路分析与设计 | 第33-37页 |
| 3.5.1 LVDS驱动电路设计 | 第33-36页 |
| 3.5.2 共模稳定电路设计 | 第36-37页 |
| 3.6 预加重电路设计 | 第37-38页 |
| 3.7 本章小结 | 第38-39页 |
| 第四章 SerDes发送器仿真及SerDes数模混仿 | 第39-50页 |
| 4.1 SerDes发送器关键模块电路仿真 | 第39-45页 |
| 4.1.1 并/串转换电路仿真 | 第39-40页 |
| 4.1.2 时钟树电路仿真 | 第40-42页 |
| 4.1.3 带共模反馈的LVDS驱动器仿真 | 第42-45页 |
| 4.2 SerDes电路数字模拟混合仿真验证 | 第45-49页 |
| 4.2.1 SerDes整体仿真验证 | 第45-48页 |
| 4.2.2 CDR频偏仿真 | 第48-49页 |
| 4.3 本章小结 | 第49-50页 |
| 第五章 版图设计与芯片测试 | 第50-60页 |
| 5.1 版图设计 | 第50-52页 |
| 5.1.1 匹配 | 第50页 |
| 5.1.2 寄生效应 | 第50页 |
| 5.1.3 天线效应 | 第50-51页 |
| 5.1.4 闩锁效应（Latch- up） | 第51-52页 |
| 5.2 芯片版图 | 第52-54页 |
| 5.2.1 并/串转换模块版图 | 第52页 |
| 5.2.2 时钟树版图 | 第52-53页 |
| 5.2.3 带共模反馈的驱动电路版图 | 第53-54页 |
| 5.2.4 SerDes发送器整体版图 | 第54页 |
| 5.3 芯片测试 | 第54-59页 |
| 5.3.1 测试方式 | 第55页 |
| 5.3.2 测试结果 | 第55-59页 |
| 5.4 本章小结 | 第59-60页 |
| 第六章 总结与展望 | 第60-61页 |
| 6.1 工作总结 | 第60页 |
| 6.2 展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间取得的成果 | 第65-66页 |