| ABSTRACT | 第2页 |
| ACKNOWLEDGEMENTS | 第3-4页 |
| CONTENTS | 第4-6页 |
| LIST OF FIGURES | 第6-7页 |
| LIST OF TABLES | 第7-8页 |
| 1 Introduction | 第8-10页 |
| 1.1 Background | 第8页 |
| 1.2 Objective | 第8-9页 |
| 1.3 Related Work | 第9页 |
| 1.4 Organization | 第9-10页 |
| 2 Energy and Power ISsues | 第10-13页 |
| 2.1 General Power Model | 第10-11页 |
| 2.2 Analysis of Power Consumption | 第11-13页 |
| 3 System-level Power Reduction Methodology | 第13-25页 |
| 3.1 Dynamic Power Management | 第13-16页 |
| 3.1.1 Basic Principle | 第13-14页 |
| 3.1.2 DPM Policies | 第14-16页 |
| 3.2 Dynamic Voltage Scaling | 第16-25页 |
| 3.2.1 Interval-based Algorithms | 第16-18页 |
| 3.2.2 Real-time Schedulers | 第18-25页 |
| 4 Implementation | 第25-40页 |
| 4.1 Hardware Platform | 第25页 |
| 4.1.1 Nexperia Media Processor | 第25页 |
| 4.1.2 Working Environment | 第25页 |
| 4.2 Software Environment | 第25页 |
| 4.2.1 PSOS Real-time OS | 第25页 |
| 4.2.2 TSSA | 第25页 |
| 4.3 Low Power Design | 第25-27页 |
| 4.3.1 Approaches | 第25页 |
| 4.3.2 Power Management Software Architecture | 第25-27页 |
| 4.4 Profile Measurement | 第27-33页 |
| 4.4.1 Methodology | 第27-31页 |
| 4.4.1.1 Hardware Consideration | 第27-28页 |
| 4.4.1.2 Task-Based Profiling | 第28-31页 |
| 4.4.2 Data Structure and API | 第31-33页 |
| 4.5 Power Manager | 第33-40页 |
| 4.5.1 DPM | 第33-34页 |
| 4.5.1.1 Powerdown Mechanism | 第33-34页 |
| 4.5.1.2 Practical Implementation | 第34页 |
| 4.5.2 DVS | 第34-37页 |
| 4.5.2.1 Processor Frequency Determination | 第34-35页 |
| 4.5.2.2 Design Strategy | 第35-37页 |
| 4.5.3 Program Flow | 第37-38页 |
| 4.5.4 Data Structure and API | 第38-40页 |
| 5 Evaluation and Results | 第40-51页 |
| 5.1 Experiments and Data Collection | 第40-42页 |
| 5.2 Evaluation | 第42-50页 |
| 5.2.1 General Observation | 第42-43页 |
| 5.2.2 Low Power Process Observation | 第43-46页 |
| 5.2.3 Discussions and Improvements | 第46-47页 |
| 5.2.4 Power Estimation | 第47-50页 |
| 5.3 Results | 第50-51页 |
| 6 Conclusions and Future Work | 第51-52页 |
| Bibliography | 第52-54页 |
| Abbreviations | 第54页 |
