RFID读写器数字基带的设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 RFID技术的发展概要 | 第9-10页 |
| 1.2 本文主要的研究工作与内容结构 | 第10-13页 |
| 第2章 GB协议的分析 | 第13-31页 |
| 2.1 综述 | 第13-14页 |
| 2.2 RFID系统的构成 | 第14-16页 |
| 2.3 读写器到标签的通信 | 第16-19页 |
| 2.3.1 邻信道功率泄露比 | 第16-17页 |
| 2.3.2 射频信号包络 | 第17-18页 |
| 2.3.3 数据编码 | 第18-19页 |
| 2.3.4 前导码 | 第19页 |
| 2.4 标签到读写器的通信 | 第19-25页 |
| 2.4.1 FM0码 | 第19-22页 |
| 2.4.2 Miller码 | 第22-24页 |
| 2.4.3 反向链路频率 | 第24-25页 |
| 2.5 读写器和标签通信的链接时序 | 第25-26页 |
| 2.6 CRC计算 | 第26-29页 |
| 2.7 本章小结 | 第29-31页 |
| 第3章 读写器系统方案设计 | 第31-63页 |
| 3.1 综述 | 第31-32页 |
| 3.2 功能框图 | 第32-36页 |
| 3.3 发送模块 | 第36-44页 |
| 3.3.1 TPP编码 | 第36-38页 |
| 3.3.2 输出滤波器 | 第38-44页 |
| 3.4 接收模块 | 第44-54页 |
| 3.4.1 数据采样 | 第45页 |
| 3.4.2 接收滤波器 | 第45-46页 |
| 3.4.3 电平判断器 | 第46-47页 |
| 3.4.4 FM0/Miller解码 | 第47-53页 |
| 3.4.5 载波抵消 | 第53-54页 |
| 3.5 SSC串行接口 | 第54-56页 |
| 3.6 发射功率控制 | 第56-58页 |
| 3.7 基于MATLAB的RFID系统仿真 | 第58-62页 |
| 3.8 本章小结 | 第62-63页 |
| 第4章 读写器数字基带部分FPGA实现与验证 | 第63-91页 |
| 4.1 FPGA设计简介 | 第63-64页 |
| 4.1.1 FPGA简介 | 第63页 |
| 4.1.2 Quartus II平台开发流程 | 第63-64页 |
| 4.1.3 芯片选型 | 第64页 |
| 4.2 总框架 | 第64-66页 |
| 4.2.1 总体功能设计描述及框图 | 第64-65页 |
| 4.2.2 接口定义 | 第65-66页 |
| 4.2.3 性能设计思想及实现性能参数的措施 | 第66页 |
| 4.3 各模块详细设计 | 第66-89页 |
| 4.3.1 复位与时钟模块设计 | 第66-67页 |
| 4.3.2 MCU接口模块 | 第67-70页 |
| 4.3.3 存储区模块 | 第70-74页 |
| 4.3.4 全局控制模块 | 第74-77页 |
| 4.3.5 发送模块 | 第77-80页 |
| 4.3.6 解码模块 | 第80-87页 |
| 4.3.7 载波抵消模块 | 第87-89页 |
| 4.4 本章小结 | 第89-91页 |
| 第5章 测试结果 | 第91-97页 |
| 5.1 功能测试 | 第91页 |
| 5.2 性能测试 | 第91-94页 |
| 5.2.1 射频信号包络 | 第91-92页 |
| 5.2.2 功率泄漏比 | 第92页 |
| 5.2.3 前导码时序 | 第92-93页 |
| 5.2.4 数据编码时序 | 第93页 |
| 5.2.5 链接时序T_2，T_3，T_4 | 第93-94页 |
| 5.2.6 防碰撞测试 | 第94页 |
| 5.3 本章小结 | 第94-97页 |
| 第6章 结论与展望 | 第97-99页 |
| 参考文献 | 第99-101页 |
| 致谢 | 第101-102页 |
