| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 课题研究现状 | 第10-11页 |
| 1.3 论文主要工作 | 第11-13页 |
| 第二章 HEVC编码标准概述和CUDA简介 | 第13-33页 |
| 2.1 HEVC编码标准简介 | 第13-25页 |
| 2.1.1 基本编码单元 | 第14-16页 |
| 2.1.2 帧内预测编码 | 第16-17页 |
| 2.1.3 帧间预测编码 | 第17-23页 |
| 2.1.4 变换与量化 | 第23页 |
| 2.1.5 环路滤波与熵编码 | 第23-24页 |
| 2.1.6 HEVC并行编码技术 | 第24-25页 |
| 2.2 GPU编程简介 | 第25-30页 |
| 2.2.1 从GPGPU到CUDA | 第25-26页 |
| 2.2.2 GPU架构 | 第26-27页 |
| 2.2.3 CUDA模型 | 第27-29页 |
| 2.2.4 GPU与异构并行计算 | 第29-30页 |
| 2.3 基于GPU的视频编解码优化关键点 | 第30-31页 |
| 2.4 本章小结 | 第31-33页 |
| 第三章 基于GPU的HEVC编码算法研究与设计 | 第33-47页 |
| 3.1 基于异构计算平台的编码器框架设计 | 第33-34页 |
| 3.2 整像素运动估计并行化设计 | 第34-40页 |
| 3.2.1 数据依赖性分析 | 第35-36页 |
| 3.2.2 整像素运动估计优化思路 | 第36-37页 |
| 3.2.3 整像素运动估计并行化实现 | 第37-40页 |
| 3.3 分像素插值并行化设计 | 第40-42页 |
| 3.3.1 分像素插值计算 | 第40-41页 |
| 3.3.2 分像素插值并行化实现 | 第41-42页 |
| 3.4 帧间CU快速划分算法设计 | 第42-46页 |
| 3.4.1 算法设计动机 | 第42页 |
| 3.4.2 CU划分和模式选择分析 | 第42-44页 |
| 3.4.3 帧间CU快速划分算法实现 | 第44-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 基于GPU的HEVC编码算法实验结果与分析 | 第47-57页 |
| 4.1 测试条件与方法 | 第47页 |
| 4.2 整像素运动估计并行化实验结果对比与分析 | 第47-49页 |
| 4.3 分像素插值并行化算法实验结果对比分析 | 第49-50页 |
| 4.4 帧间CU快速划分算法实验结果对比分析 | 第50-51页 |
| 4.5 基于GPU的HEVC编码器优化实验结果对比分析 | 第51-55页 |
| 4.6 本章小结 | 第55-57页 |
| 第五章 总结及展望 | 第57-59页 |
| 5.1 论文工作总结 | 第57页 |
| 5.2 后续工作展望 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 致谢 | 第63页 |