多GPU环境下的卷积神经网络并行算法
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.2.1 调整训练算法 | 第12-13页 |
| 1.2.2 硬件加速 | 第13-14页 |
| 1.2.3 多GPU并行加速 | 第14-15页 |
| 1.3 本文的研究内容 | 第15-16页 |
| 1.4 本文的组织结构 | 第16-17页 |
| 第二章 技术背景 | 第17-31页 |
| 2.1 人工神经网络 | 第18-20页 |
| 2.2 卷积神经网络 | 第20-25页 |
| 2.2.1 卷积神经网络模型 | 第20-22页 |
| 2.2.2 卷积神经网络特点 | 第22-23页 |
| 2.2.3 卷积神经网络模型训练 | 第23-25页 |
| 2.3 GPU的体系结构 | 第25-26页 |
| 2.4 CUDA | 第26-29页 |
| 2.4.1 线程结构 | 第27页 |
| 2.4.2 存储结构 | 第27-29页 |
| 2.5 本章小结 | 第29-31页 |
| 第三章 多GPU下神经网络的并行算法 | 第31-41页 |
| 3.1 多GPU并行特点 | 第31页 |
| 3.2 模型并行 | 第31-34页 |
| 3.2.1 划分隐藏层 | 第32-33页 |
| 3.2.2 划分隐藏层节点 | 第33-34页 |
| 3.3 数据并行 | 第34-37页 |
| 3.3.1 主从式结构 | 第35-36页 |
| 3.3.2 归约树结构 | 第36-37页 |
| 3.4 环形并行结构 | 第37-39页 |
| 3.5 本章小结 | 第39-41页 |
| 第四章 算法实现 | 第41-53页 |
| 4.1 卷积运算的实现 | 第41-43页 |
| 4.2 单GPU下卷积神经网络的实现 | 第43-48页 |
| 4.2.1 卷积层的实现 | 第44-45页 |
| 4.2.2 下采样层的实现 | 第45-47页 |
| 4.2.3 全连接层的实现 | 第47-48页 |
| 4.3 模型参数初始化的实现 | 第48-49页 |
| 4.4 多GPU下环形并行结构的实现 | 第49-51页 |
| 4.5 本章小结 | 第51-53页 |
| 第五章 实验与分析 | 第53-61页 |
| 5.1 实验平台与实验设计 | 第53页 |
| 5.2 MNIST数据集上的实验 | 第53-57页 |
| 5.3 CIFAR-10数据集上的实验 | 第57-59页 |
| 5.4 本章小结 | 第59-61页 |
| 第六章 总结和展望 | 第61-63页 |
| 6.1 本文总结 | 第61页 |
| 6.2 本文的主要工作 | 第61-62页 |
| 6.3 下一步工作计划和展望 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67-69页 |
| 在读期间发表的学术论文与取得的研究成果 | 第69页 |
