| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题研究的背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 课题的研究目标 | 第11页 |
| 1.4 研究内容及论文结构安排 | 第11-13页 |
| 第2章 FPGA及Qsys技术概述 | 第13-19页 |
| 2.1 现场可编程门阵列(FPGA) | 第13-14页 |
| 2.2 Qsys简介 | 第14-19页 |
| 2.2.1 Qsys概述 | 第14页 |
| 2.2.2 Nios Ⅱ软核处理器 | 第14-16页 |
| 2.2.3 基于Nios Ⅱ的Qsys系统开发流程 | 第16-19页 |
| 第3章 系统总体结构 | 第19-31页 |
| 3.1 系统结构及工作流程 | 第19-20页 |
| 3.1.1 系统结构框图 | 第19-20页 |
| 3.1.2 系统工作流程 | 第20页 |
| 3.2 DE2-70开发板简介 | 第20-26页 |
| 3.2.1 DE2-70开发板简介 | 第20-22页 |
| 3.2.2 存储器电路 | 第22-24页 |
| 3.2.3 VGA接口电路 | 第24-25页 |
| 3.2.4 USB Blaster电路 | 第25-26页 |
| 3.3 摄像头套件(TRDB-D5M) | 第26-28页 |
| 3.4 云台的控制 | 第28-31页 |
| 3.4.1 PTS-3030W云台介绍 | 第28页 |
| 3.4.2 云台的控制电路 | 第28-31页 |
| 第4章 系统硬件设计 | 第31-51页 |
| 4.1 图像采集模块 | 第31-34页 |
| 4.1.1 摄像头配置 | 第31-33页 |
| 4.1.2 CMOS传感器数据采集 | 第33-34页 |
| 4.2 格式转化模块 | 第34-38页 |
| 4.3 多端口SDRAM控制模块 | 第38-44页 |
| 4.3.1 FIFO简介 | 第38-39页 |
| 4.3.2 SDRAM工作原理 | 第39-41页 |
| 4.3.3 多端口SDRAM设计 | 第41-44页 |
| 4.4 图像显示模块 | 第44-45页 |
| 4.5 Qsys系统的搭建 | 第45-51页 |
| 4.5.1 软核处理系统功能分析 | 第45页 |
| 4.5.2 定制CMOS Controller | 第45-47页 |
| 4.5.3 DMA传输 | 第47-49页 |
| 4.5.4 Qsys系统的生成 | 第49-51页 |
| 第5章 算法研究及系统软件设计 | 第51-63页 |
| 5.1 运动目标检测算法 | 第51-54页 |
| 5.1.1 光流法 | 第51-52页 |
| 5.1.2 背景减除法 | 第52-53页 |
| 5.1.3 帧间差分法 | 第53-54页 |
| 5.2 运动目标跟踪算法 | 第54-55页 |
| 5.3 NiosⅡ EDS | 第55-57页 |
| 5.3.1 NiosⅡ EDS简介 | 第55-56页 |
| 5.3.2 HAL系统库 | 第56-57页 |
| 5.4 软件设计 | 第57-63页 |
| 5.4.1 帧间差分算法程序设计 | 第58-60页 |
| 5.4.2 形心算法程序设计 | 第60-63页 |
| 第6章 系统调试与总结 | 第63-69页 |
| 6.1 系统调试 | 第63-65页 |
| 6.2 Quartus Ⅱ软件工具的综合优化设置 | 第65-67页 |
| 6.3 系统资源利用概况 | 第67页 |
| 6.4 下载配置 | 第67页 |
| 6.5 运动目标检测与跟踪实验结果 | 第67-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 攻读学位期间公开发表论文 | 第74-75页 |
| 致谢 | 第75-76页 |
| 作者简介 | 第76页 |