摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
符号对照表 | 第13-14页 |
缩略语对照表 | 第14-20页 |
第一章 绪论 | 第20-24页 |
1.1 课题的研究背景和意义 | 第20-21页 |
1.2 国内外相关技术的研究现状 | 第21-23页 |
1.2.1 相关存储技术研究现状 | 第21-22页 |
1.2.2 SATA应用研究现状 | 第22-23页 |
1.3 本文主要内容及论文结构安排 | 第23-24页 |
第二章 高速大容量存储系统总体设计 | 第24-30页 |
2.1 系统总体方案设计 | 第24-25页 |
2.1.1 存储系统的技术要求 | 第24页 |
2.1.2 存储系统的整体构成 | 第24-25页 |
2.2 系统存储控制模块设计 | 第25-26页 |
2.3 大容量磁盘阵列设计 | 第26-28页 |
2.4 本章小结 | 第28-30页 |
第三章 高速串行传输接口 | 第30-60页 |
3.1 Rocket IO GTX的结构与特性简介 | 第30-34页 |
3.1.1 Rocket IO GTX的特性 | 第30-31页 |
3.1.2 Rocket IO GTX的结构 | 第31-34页 |
3.2 Rocket IO GTX模块设计 | 第34-40页 |
3.2.1 参考时钟与用户时钟 | 第34-37页 |
3.2.2 时钟数据恢复(CDR) | 第37-38页 |
3.2.3 时钟修正 | 第38-39页 |
3.2.4 串行器/解串器 | 第39页 |
3.2.5 8B/10B编码 | 第39-40页 |
3.2.6 COMMA字符对齐检测 | 第40页 |
3.3 Rocket IO GTX高速串行接口设计与验证 | 第40-54页 |
3.3.1 Rocket IO GTX设计要点 | 第40-41页 |
3.3.2 Rocket IO GTX的软硬件设计 | 第41-49页 |
3.3.3 Rocket IO GTX接口数据传输的测试 | 第49-54页 |
3.4 系统外部接口模块设计 | 第54-59页 |
3.4.1 MPMC与NPI接口 | 第55-56页 |
3.4.2 数据缓存模块 | 第56-59页 |
3.5 本章小结 | 第59-60页 |
第四章 基于FPGA的SATA控制器设计 | 第60-80页 |
4.1 SATA物理层协议与实现 | 第60-63页 |
4.1.1 物理层的功能 | 第60-61页 |
4.1.2 OOB带外信号 | 第61-62页 |
4.1.3 物理层的设计实现 | 第62-63页 |
4.2 SATA链路层协议研究 | 第63-69页 |
4.2.1 链路层的功能 | 第63-64页 |
4.2.2 原语与 8B/10B编码 | 第64-68页 |
4.2.3 CRC校验 | 第68页 |
4.2.4 扰码/解扰码 | 第68-69页 |
4.3 SATA传输层协议研究 | 第69-72页 |
4.3.1 传输层的功能 | 第69页 |
4.3.2 帧信息结构FIS | 第69-72页 |
4.4 SATA链路层与传输层的FPGA设计与实现 | 第72-78页 |
4.4.1 链路层与传输层总体设计 | 第72页 |
4.4.2 各模块FPGA设计实现 | 第72-75页 |
4.4.3 嵌入式PLB总线 | 第75-76页 |
4.4.4 嵌入式用户IP核 | 第76-78页 |
4.5 SATA应用层协议研究 | 第78-79页 |
4.5.1 应用层的功能 | 第78页 |
4.5.2 Power PC440微处理器 | 第78-79页 |
4.5.3 应用层的设计实现 | 第79页 |
4.6 本章小结 | 第79-80页 |
第五章 高速大容量存储系统测试 | 第80-92页 |
5.1 系统测试环境 | 第80-81页 |
5.2 系统高速缓存的测试 | 第81-83页 |
5.3 基于单SATA核的固态盘存储控制器测试 | 第83-88页 |
5.4 基于多SATA核的磁盘阵列控制器测试 | 第88-91页 |
5.5 本章小结 | 第91-92页 |
第六章 总结与展望 | 第92-94页 |
参考文献 | 第94-96页 |
致谢 | 第96-98页 |
作者简介 | 第98-99页 |
1.基本情况 | 第98页 |
2.教育背景 | 第98页 |
3.攻读硕士学位期间的研究成果 | 第98-99页 |