宽带实时谱分析均衡校正与触发存储模块研究
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文主要的研究内容及各章节安排 | 第12-14页 |
| 第二章 总体方案设计 | 第14-22页 |
| 2.1 实时频谱分析仪架构概述 | 第14-18页 |
| 2.2 群延迟均衡校正方案及流程设计 | 第18-20页 |
| 2.3 触发存储功能实现方案设计 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 群延迟均衡校正算法分析与实现 | 第22-39页 |
| 3.1 群延迟基本理论 | 第22-23页 |
| 3.2 群延迟测量 | 第23-28页 |
| 3.2.1 传统矢量网络分析仪群延迟测量方法 | 第23-25页 |
| 3.2.2 单通道群延迟测量方案设计 | 第25-28页 |
| 3.3 全通滤波器群延迟均衡校正算法设计 | 第28-32页 |
| 3.3.1 全通滤波器设计基本方法 | 第28-30页 |
| 3.3.2 改进全通滤波器设计方法 | 第30-32页 |
| 3.4 群延迟均衡校正设计实现 | 第32-38页 |
| 3.4.1 群延迟测量实现 | 第32-34页 |
| 3.4.2 全通滤波器设计实现 | 第34-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 触发存储模块与重叠帧设计 | 第39-63页 |
| 4.1 触发存储理论基础分析 | 第39-42页 |
| 4.1.1 触发存储相关基础概念 | 第40-41页 |
| 4.1.2 实时触发与无缝捕获 | 第41-42页 |
| 4.2 触发模块设计与实现 | 第42-48页 |
| 4.2.1 触发模块结构设计 | 第42-44页 |
| 4.2.2 触发模块设计实现 | 第44-48页 |
| 4.3 存储模块设计与实现 | 第48-59页 |
| 4.3.1 基于MIS的DDR3设计原理 | 第49-52页 |
| 4.3.2 结合触发的存储模块架构设计 | 第52-53页 |
| 4.3.3 结合触发的存储模块实现 | 第53-59页 |
| 4.4 基于DDR3重叠帧及读取控制设计 | 第59-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第五章 触发存储相关命令解析设计 | 第63-70页 |
| 5.1 命令解析的功能分析 | 第63-65页 |
| 5.2 基本命令及参数集介绍 | 第65-66页 |
| 5.3 命令及参数解析逻辑实现 | 第66-69页 |
| 5.4 本章小结 | 第69-70页 |
| 第六章 测试与验证 | 第70-85页 |
| 6.1 群延迟校正测试与验证 | 第70-72页 |
| 6.2 命令及参数解析测试与验证 | 第72-75页 |
| 6.3 触发存储模块测试与验证 | 第75-84页 |
| 6.4 本章小结 | 第84-85页 |
| 第七章 总结与展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 附录 | 第89-90页 |
