| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第1章 绪论 | 第12-15页 |
| 1.1 课题研究背景和选题意义 | 第12页 |
| 1.2 研究现状 | 第12-14页 |
| 1.2.1 数字化变电站研究现状 | 第12-13页 |
| 1.2.2 时间同步系统研究现状 | 第13-14页 |
| 1.3 本论文主要工作 | 第14-15页 |
| 第2章 牵引变电站IEEE1588协议及同步方案分析 | 第15-29页 |
| 2.1 IEEE 1588精确时间协议分析 | 第15-22页 |
| 2.1.1 IEEE 1588报文类型及格式 | 第15-17页 |
| 2.1.2 IEEE1588的时钟类型 | 第17-18页 |
| 2.1.3 IEEE1588协议数据集 | 第18-19页 |
| 2.1.4 PTP协议引擎状态机 | 第19-20页 |
| 2.1.5 IEEE1588时钟同步原理 | 第20-21页 |
| 2.1.6 主从时钟同步误差产生的原因和改善方法 | 第21-22页 |
| 2.2 牵引变电站通信网络 | 第22-24页 |
| 2.2.1 独立组网 | 第22-23页 |
| 2.2.2 全站共网 | 第23-24页 |
| 2.2.3 网络拓扑结构 | 第24页 |
| 2.3 数字化牵引变电站时钟同步方案对比 | 第24-27页 |
| 2.3.1 变电站时钟传统同步系统 | 第24-25页 |
| 2.3.2 基于网络的变电站同步方案设计 | 第25-27页 |
| 2.3.3 同步系统自适性设计 | 第27页 |
| 2.4 本章小结 | 第27-29页 |
| 第3章 IEEE 1588时钟同步系统硬件平台设计 | 第29-36页 |
| 3.1 硬件总体结构设计 | 第29页 |
| 3.2 CPU电路设计 | 第29-32页 |
| 3.2.1 CPU选型介绍 | 第30页 |
| 3.2.2 CPU和外围存储电路原理 | 第30-32页 |
| 3.3 DP83640电路设计 | 第32-34页 |
| 3.4 其他电路设计 | 第34-35页 |
| 3.5 本章小结 | 第35-36页 |
| 第4章 IEEE 1588时钟同步系统软件设计 | 第36-50页 |
| 4.1 IEEE 1588同步系统软件设计 | 第36-37页 |
| 4.2 主控模块 | 第37-40页 |
| 4.2.1 数据集定义 | 第37-39页 |
| 4.2.2 PTP协议引擎 | 第39-40页 |
| 4.3 报文管理模块 | 第40-46页 |
| 4.3.1 报文格式 | 第40-42页 |
| 4.3.2 报文的发送与接收机制 | 第42-43页 |
| 4.3.3 报文处理流程 | 第43-46页 |
| 4.4 自适应模块 | 第46-47页 |
| 4.5 最佳主时钟模块 | 第47-49页 |
| 4.5.1 数据集比较算法流程 | 第48页 |
| 4.5.2 状态决定算法流程 | 第48-49页 |
| 4.6 时钟校准模块 | 第49页 |
| 4.7 本章小结 | 第49-50页 |
| 第5章 测试分析 | 第50-56页 |
| 5.1 算法测试 | 第50-55页 |
| 5.1.1 自适应搜寻最佳主时钟测试 | 第50-52页 |
| 5.1.2 时钟同步测试 | 第52-55页 |
| 5.2 结果分析 | 第55页 |
| 5.3 本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 展望 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 攻读学位期间发表的学术论文和参加科研情况 | 第63-64页 |
| 附录 | 第64-68页 |