| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 课题来源 | 第11页 |
| 1.2 课题研究的背景与意义 | 第11页 |
| 1.3 国内外研究现状和发展趋势 | 第11-12页 |
| 1.4 本课题的主要研究内容和工作 | 第12-13页 |
| 1.5 本章小结 | 第13-15页 |
| 第2章 相关技术原理概述 | 第15-23页 |
| 2.1 HD-SDI接口 | 第15-17页 |
| 2.1.1 HD-SDI传输格式 | 第15-17页 |
| 2.1.2 HD-SDI编码方式 | 第17页 |
| 2.2 高速串行技术 | 第17-18页 |
| 2.3 8B/10B编码/解码技术 | 第18-20页 |
| 2.4 光纤通信技术 | 第20-21页 |
| 2.5 多路复用技术 | 第21页 |
| 2.6 本章小结 | 第21-23页 |
| 第3章 系统方案设计与分析 | 第23-27页 |
| 3.1 系统整体结构 | 第23页 |
| 3.2 系统方案对比分析 | 第23-25页 |
| 3.3 系统方案设计 | 第25-26页 |
| 3.4 FPGA选型 | 第26页 |
| 3.5 本章小结 | 第26-27页 |
| 第4章 系统硬件设计与实现 | 第27-37页 |
| 4.1 供电系统 | 第27-28页 |
| 4.2 HD-SDI均衡电路 | 第28-30页 |
| 4.3 HD-SDI驱动电路 | 第30页 |
| 4.4 时钟电路 | 第30-33页 |
| 4.4.1 时钟源生成电路 | 第31-32页 |
| 4.4.2 时钟源选择电路 | 第32-33页 |
| 4.5 串口接收/发送电路 | 第33-34页 |
| 4.6 SFP+光模块电路 | 第34-36页 |
| 4.7 本章小结 | 第36-37页 |
| 第5章 FPGA逻辑设计与仿真 | 第37-67页 |
| 5.1 FPGA系统设计流程 | 第37-38页 |
| 5.2 开发平台及仿真平台介绍 | 第38页 |
| 5.3 GTX收发器设计 | 第38-43页 |
| 5.3.1 GTX收发器概述 | 第38-40页 |
| 5.3.2 GTX收发器定制 | 第40-43页 |
| 5.4 SMPTE SD/HD/3G-SDI IP核设计 | 第43-44页 |
| 5.5 逻辑设计实现及仿真 | 第44-66页 |
| 5.5.1 复位模块设计 | 第45-47页 |
| 5.5.2 GTX收发器时钟设计 | 第47-49页 |
| 5.5.3 HD-SDI接收模块设计 | 第49-50页 |
| 5.5.4 HD-SDI发送模块设计 | 第50-52页 |
| 5.5.5 视频同步模块设计及仿真 | 第52-55页 |
| 5.5.6 视频时序信息提取模块设计及仿真 | 第55-58页 |
| 5.5.7 数据封装模块设计及仿真 | 第58-60页 |
| 5.5.8 顶层GTX收发器数据流comma字符控制模块设计及仿真 | 第60-62页 |
| 5.5.9 顶层GTX收发器数据对齐模块设计及仿真 | 第62-64页 |
| 5.5.10 数据解封装模块设计及仿真 | 第64-66页 |
| 5.6 本章小结 | 第66-67页 |
| 第6章 系统调试 | 第67-79页 |
| 6.1 模块测试 | 第67-70页 |
| 6.1.1 时钟源测试 | 第67-68页 |
| 6.1.2 HD-SDI接收/发送模块测试 | 第68-70页 |
| 6.2 高速串行链路测试 | 第70-73页 |
| 6.2.1 高速串行链路传输测试 | 第70-71页 |
| 6.2.2 传输实时性测试 | 第71页 |
| 6.2.3 高速串行链路可靠性测试 | 第71-73页 |
| 6.3 光纤衰减测试 | 第73页 |
| 6.4 彩条测试 | 第73-74页 |
| 6.5 系统的联调 | 第74-77页 |
| 6.5.1 传感器及执行单元数据测试 | 第74-75页 |
| 6.5.2 视频测试 | 第75-77页 |
| 6.6 本章小结 | 第77-79页 |
| 第7章 总结与展望 | 第79-81页 |
| 7.1 总结 | 第79-80页 |
| 7.2 展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 附录 | 第85页 |
