SOI CMOS低噪声放大器的研究与设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 课题研究背景 | 第12-14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.3 本文主要工作及组织结构 | 第15-17页 |
| 第二章 低噪声放大器的理论基础 | 第17-31页 |
| 2.1 双端口网络 | 第17-20页 |
| 2.1.1 阻抗参量 | 第17-18页 |
| 2.1.2 导纳参量 | 第18页 |
| 2.1.3 散射参量 | 第18-20页 |
| 2.2 噪声的类型 | 第20-21页 |
| 2.2.1 电阻的噪声 | 第20页 |
| 2.2.2 MOS晶体管的噪声 | 第20-21页 |
| 2.3 低噪声放大器的性能指标 | 第21-25页 |
| 2.3.1 噪声系数 | 第21-22页 |
| 2.3.2 增益 | 第22页 |
| 2.3.3 回波损耗 | 第22-23页 |
| 2.3.4 线性度 | 第23-25页 |
| 2.4 低噪声放大器的匹配网络 | 第25-27页 |
| 2.4.1 匹配网络的类型 | 第25-26页 |
| 2.4.2 功率匹配与噪声匹配 | 第26-27页 |
| 2.5 低噪声放大器的常见结构 | 第27-29页 |
| 2.5.1 共源放大器结构 | 第27-28页 |
| 2.5.2 共栅放大器结构 | 第28-29页 |
| 2.5.3 反馈放大器结构 | 第29页 |
| 2.6 小结 | 第29-31页 |
| 第三章 器件特性与版图工艺 | 第31-39页 |
| 3.1 SOI技术的特性 | 第31-32页 |
| 3.2 SOI技术的应用 | 第32-34页 |
| 3.2.1 降低衬底串扰 | 第32-33页 |
| 3.2.2 降低衬底损耗 | 第33-34页 |
| 3.3 无源器件的射频特性 | 第34-35页 |
| 3.4 器件工艺参数与版图 | 第35-38页 |
| 3.4.1 器件的工艺参数 | 第35-36页 |
| 3.4.2 器件的版图 | 第36-38页 |
| 3.5 小结 | 第38-39页 |
| 第四章 S波段低噪声放大器的设计 | 第39-55页 |
| 4.1 低噪声放大器的设计流程 | 第39-40页 |
| 4.2 低噪声放大器的电路结构 | 第40-43页 |
| 4.2.1 共源共栅结构 | 第41-43页 |
| 4.2.2 反馈网络 | 第43页 |
| 4.3 低噪声放大器的设计 | 第43-49页 |
| 4.3.1 晶体管尺寸的选择 | 第44页 |
| 4.3.2 直流工作点的确定 | 第44-45页 |
| 4.3.3 偏置电路的设计 | 第45-47页 |
| 4.3.4 匹配网络的实现 | 第47-49页 |
| 4.4 原理图的仿真 | 第49-54页 |
| 4.4.1 第一级放大电路的仿真 | 第49-51页 |
| 4.4.2 第二级放大电路的仿真 | 第51-52页 |
| 4.4.3 整个放大电路的仿真 | 第52-54页 |
| 4.5 小结 | 第54-55页 |
| 第五章 低噪声放大器的实现 | 第55-64页 |
| 5.1 版图设计的基本流程 | 第55-56页 |
| 5.2 低噪声放大器版图的设计 | 第56页 |
| 5.3 低噪声放大器基板的设计 | 第56-58页 |
| 5.4 电磁仿真 | 第58-60页 |
| 5.4.1 二维电磁仿真 | 第58页 |
| 5.4.2 三维电磁仿真 | 第58-60页 |
| 5.5 测试结果与分析 | 第60-63页 |
| 5.5.1 S参数测试结果 | 第61-62页 |
| 5.5.2 噪声系数测试结果 | 第62页 |
| 5.5.3 输出三阶交调点测试结果 | 第62-63页 |
| 5.6 小结 | 第63-64页 |
| 总结与展望 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 攻读硕士学位期间发表的论文 | 第69-71页 |
| 致谢 | 第71页 |
