UART中FIFO超时中断设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第1章 绪论 | 第8-11页 |
| ·本课题研究背景及意义 | 第8-9页 |
| ·本课题研究的方法和主要内容 | 第9-10页 |
| ·论文的章节安排 | 第10-11页 |
| 第2章 设计的理论基础和相关技术 | 第11-18页 |
| ·FIFO超时中断设计的理论基础 | 第11-14页 |
| ·UART通信的原理 | 第11-12页 |
| ·中断的基本概念 | 第12-14页 |
| ·FIFO超时中断设计要求 | 第14页 |
| ·设计涉及相关技术简介 | 第14-17页 |
| ·集成电路设计的流程 | 第14-15页 |
| ·Verilog硬件描述语言 | 第15-16页 |
| ·RTL级设计方法 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 第3章 FIFO超时中断的设计与功能仿真 | 第18-31页 |
| ·FIFO超时中断的设计 | 第18-24页 |
| ·UART的接口 | 第18-21页 |
| ·UART中FIFO超时中断的设计 | 第21-24页 |
| ·UART中FIFO超时中断的功能仿真 | 第24-30页 |
| ·基于Modelsim结合Debussy仿真 | 第24-27页 |
| ·仿真环境及步骤 | 第27-29页 |
| ·UART中FFFO超时中断功能仿真结果的分析 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第4章 基于FPGA的FIFO超时中断的实现 | 第31-45页 |
| ·FPGA的概述 | 第31-35页 |
| ·可编程逻辑器件的简介 | 第31-32页 |
| ·FPGA的结构和芯片的简介 | 第32-34页 |
| ·FPGA的设计流程 | 第34-35页 |
| ·基于FPGA的软硬件协同验证系统的设计 | 第35-41页 |
| ·软硬件协同验证环境 | 第35-36页 |
| ·验证系统的硬件设计 | 第36-38页 |
| ·验证系统的软件设计 | 第38-41页 |
| ·基于FPGA的UART中FIFO超时中断的实现 | 第41-44页 |
| ·本章小结 | 第44-45页 |
| 第5章 总结与展望 | 第45-47页 |
| ·论文总结 | 第45-46页 |
| ·工作展望 | 第46-47页 |
| 参考文献 | 第47-49页 |
| 致谢 | 第49-50页 |
| 附录1 攻读硕士学位期间发表的论文 | 第50-51页 |
| 附录2 主要英文缩写语对照表 | 第51-52页 |
| 附录3 RTL设计和测试代码 | 第52-54页 |
