| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-11页 |
| ·互联网的发展与网络安全 | 第7-8页 |
| ·安全网络接口模块技术及研究意义 | 第8-9页 |
| ·安全网络接口模块技术 | 第8-9页 |
| ·带缓冲区的并行接口通信 | 第9页 |
| ·论文的组织结构 | 第9-11页 |
| 第二章 安全网络接口模块的系统概述 | 第11-19页 |
| ·安全网络接口模块嵌入式系统 | 第11页 |
| ·网络接口模块嵌入式系统的硬件平台 | 第11-15页 |
| ·嵌入式系统的微处理器核心 | 第12-13页 |
| ·存储器 | 第13页 |
| ·安全功能芯片 | 第13页 |
| ·网卡芯片 | 第13-14页 |
| ·并口与串口 | 第14页 |
| ·硬件平台之外观 | 第14-15页 |
| ·网络接口模块的软件平台 | 第15-16页 |
| ·uClinux嵌入式操作系统 | 第15页 |
| ·Libtom密码库 | 第15-16页 |
| ·网络接口模块的安全性设计 | 第16-18页 |
| ·身份认证 | 第16-18页 |
| ·数据加密 | 第18页 |
| ·本章小结 | 第18-19页 |
| 第三章 带缓冲区的并口通信的概述 | 第19-31页 |
| ·并行接口通信工作原理 | 第19-24页 |
| ·并口与IEEE-1284并口 | 第19-20页 |
| ·IEEE-1284并口的五种通信模式 | 第20-21页 |
| ·并口的类型 | 第21页 |
| ·几种通信模式的握手协议 | 第21-23页 |
| ·并口的速度 | 第23-24页 |
| ·带缓冲区的并口通信的设计思路 | 第24-29页 |
| ·可行性分析 | 第24-25页 |
| ·并口电路模型 | 第25页 |
| ·并口传输协议 | 第25-27页 |
| ·反向传输过程的协议描述 | 第27-28页 |
| ·前向传输过程 | 第28页 |
| ·前向传输过程与反向传输过程的并行进行 | 第28-29页 |
| ·本章小结 | 第29-31页 |
| 第四章 缓冲区的FPGA设计 | 第31-43页 |
| ·FPGA的简介 | 第31-33页 |
| ·FPGA的概述 | 第31-32页 |
| ·Spartan-3E系列芯片之XC3S100E介绍 | 第32-33页 |
| ·ISE开发平台与IP核 | 第33-34页 |
| ·ISE开发平台 | 第33-34页 |
| ·IP核 | 第34页 |
| ·并行接口缓冲区的电路设计的FPGA实现 | 第34-42页 |
| ·FPGA芯片的外围接口 | 第34-35页 |
| ·并行接口缓冲区的电路设计 | 第35-42页 |
| ·本章小结 | 第42-43页 |
| 第五章 并口通信的实现与效果 | 第43-55页 |
| ·并口通信测试模型与流程 | 第43-44页 |
| ·并口通信测试模型 | 第43-44页 |
| ·并口通信测试流程 | 第44页 |
| ·测试板的电路设计 | 第44-50页 |
| ·测试板电路设计的整体框架 | 第44-46页 |
| ·控制模块的设计 | 第46-48页 |
| ·参数存储模块的设计 | 第48-49页 |
| ·数据产生模块的设计 | 第49页 |
| ·数据累加与核对模块； | 第49-50页 |
| ·测试板的仿真波形图 | 第50页 |
| ·测试结果 | 第50-52页 |
| ·测试环境 | 第50页 |
| ·测试图示 | 第50-52页 |
| ·本章小结 | 第52-55页 |
| 第六章 总结与展望 | 第55-57页 |
| ·论文总结 | 第55页 |
| ·论文的创新点 | 第55-56页 |
| ·研究展望 | 第56-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 作者攻读硕士期间参加的科研项目 | 第61页 |