快速乘法器的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题背景 | 第8-9页 |
| ·国内外发展现状 | 第9-12页 |
| ·国外研究情况 | 第9-10页 |
| ·国内研究情况 | 第10-11页 |
| ·课题的研究内容及论文安排 | 第11-12页 |
| 第2章 乘法器简介 | 第12-17页 |
| ·乘法器工作原理 | 第12-13页 |
| ·乘法器实现方法 | 第13-16页 |
| ·线性结构 | 第13-14页 |
| ·Wallace树结构 | 第14-15页 |
| ·Dadda树结构 | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 第3章 乘法器体系结构 | 第17-20页 |
| ·整体结构图 | 第17-18页 |
| ·部分积生成器功能简介 | 第17-18页 |
| ·部分积压缩器功能简介 | 第18页 |
| ·超前进位加法器阵列功能简介 | 第18页 |
| ·设计层次图 | 第18-19页 |
| ·设计端口信号描述 | 第19页 |
| ·设计端口外形 | 第19页 |
| ·设计端口信号列表 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第4章 部分积生成器的设计 | 第20-29页 |
| ·Booth算法 | 第20-21页 |
| ·基为4 的改进Booth算法 | 第21-23页 |
| ·部分积生成器拓扑结构 | 第23-24页 |
| ·部分积生成器信号描述 | 第24-25页 |
| ·部分积生成器实现 | 第25-28页 |
| ·子模块booth的设计 | 第25-27页 |
| ·子模块booth8 的设计 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第5章 部分积压缩器的设计 | 第29-38页 |
| ·部分积压缩器拓扑结构 | 第29-32页 |
| ·部分积压缩器信号描述 | 第32-33页 |
| ·部分积压缩器设计 | 第33-37页 |
| ·减少符号位扩展 | 第33-34页 |
| ·减少尾部0 填充 | 第34-36页 |
| ·对“加1”操作的合理安排 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第6章 超前进位加法器阵列设计 | 第38-41页 |
| ·超前进位加法器阵列拓扑结构 | 第38-39页 |
| ·超前进位加法器阵列信号描述 | 第39页 |
| ·超前进位加法器阵列设计 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第7章 结果分析 | 第41-47页 |
| ·功能验证 | 第41-42页 |
| ·逻辑综合 | 第42-43页 |
| ·综合后仿真 | 第43-45页 |
| ·结果分析 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 结论 | 第47-48页 |
| 参考文献 | 第48-51页 |
| 附录 | 第51-52页 |
| 攻读学位期间发表的学术论文 | 第52-54页 |
| 致谢 | 第54页 |
