| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 致谢 | 第7-12页 |
| 第一章 绪论 | 第12-17页 |
| ·课题研究背景 | 第12-15页 |
| ·单芯片计算机产业背景 | 第12-13页 |
| ·单芯片计算机平台 | 第13-15页 |
| ·课题研究内容 | 第15-16页 |
| ·课题研究意义 | 第16页 |
| ·论文结构安排 | 第16页 |
| ·本章小结 | 第16-17页 |
| 第二章 基于HGD8086单芯片计算机外围接口IP的设计 | 第17-48页 |
| ·微型计算机接口技术概述 | 第17-19页 |
| ·接口的构造 | 第17-18页 |
| ·可编程外围接口芯片及其分类 | 第18-19页 |
| ·可编程外围接口A8255IP软核系统级设计 | 第19-22页 |
| ·a8255概述 | 第19页 |
| ·a8255外部信号 | 第19-20页 |
| ·a8255寄存器 | 第20-21页 |
| ·a8255操作模式 | 第21-22页 |
| ·可编程外围接口A8255IP的RTL级设计 | 第22-29页 |
| ·a8255顶层模块的设计 | 第23页 |
| ·a8255三个端口模块的设计 | 第23页 |
| ·a8255 CPU接口与控制逻辑模块的设计 | 第23-25页 |
| ·a8255IP模块的仿真 | 第25-29页 |
| ·可编程外围定时/计数器A8254IP软核系统级设计 | 第29-36页 |
| ·a8254概述 | 第29页 |
| ·a8254外部信号 | 第29-30页 |
| ·a8254寄存器 | 第30-32页 |
| ·a8254操作模式 | 第32-36页 |
| ·可编程外围定时/计数器A8254IP的RTL级设计 | 第36-45页 |
| ·a8254内部模块结构 | 第36-38页 |
| ·a8254顶层模块的设计 | 第38页 |
| ·a8254地址解码模块的设计 | 第38-40页 |
| ·a8254输出选择模块的设计 | 第40页 |
| ·a8254计数器通道0～2顶层模块的设计 | 第40-41页 |
| ·a8254测试环境的搭建与仿真 | 第41-45页 |
| ·单芯片计算机最小集实现与验证 | 第45-47页 |
| ·单芯片计算机最小集的RTL级设计 | 第46页 |
| ·单芯片计算机最小集的RTL级仿真 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第三章 单芯片计算机JTAG调试模块的设计 | 第48-66页 |
| ·JTAG调试模块的系统级设计 | 第49-52页 |
| ·JTAG信号 | 第49-50页 |
| ·JTAG寄存器 | 第50页 |
| ·JTAG指令 | 第50-51页 |
| ·JTAG对寄存器的访问 | 第51-52页 |
| ·HGD8086平台中JTAG调试模块的RTL级设计 | 第52-64页 |
| ·JTAG调试模块的设计 | 第52-60页 |
| ·jtag模块的设计 | 第60-64页 |
| ·基于HGD8086单芯片计算机JTAG调试模块的验证 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第四章 总结与展望 | 第66-67页 |
| ·总结 | 第66页 |
| ·展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 攻读硕士学位期间发表的论文 | 第69页 |
