AES加密算法的FPGA实现
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 绪论 | 第10-22页 |
| ·课题来源 | 第10-11页 |
| ·AES加密国内外研究现状与趋势 | 第11-16页 |
| ·研究现状 | 第11-16页 |
| ·发展趋势 | 第16页 |
| ·加密算法的演变 | 第16-18页 |
| ·AES加密算法产生和发展 | 第18-19页 |
| ·论文的主要内容和章节安排 | 第19-22页 |
| 2 AES加密算法介绍 | 第22-30页 |
| ·AES 算法介绍 | 第22-23页 |
| ·AES算法整体结构介绍 | 第23-24页 |
| ·AES 算法一轮迭代 | 第24页 |
| ·算法子模块分析 | 第24-30页 |
| ·字节代替（S盒分析） | 第24-27页 |
| ·行移位分析 | 第27页 |
| ·列混合分析 | 第27-28页 |
| ·密钥加分析 | 第28-29页 |
| ·子密钥生成过程 | 第29-30页 |
| 3 AES 算法FPGA实现 | 第30-38页 |
| ·AES算法FPGA实现架构 | 第30-31页 |
| ·AES加密FPGA实现接口时序 | 第31-32页 |
| ·AES 加密核源文件的组织图 | 第32-33页 |
| ·各个子模块架构 | 第33-38页 |
| ·Sbox 模块 | 第33-34页 |
| ·Rcon 模块 | 第34-35页 |
| ·密钥扩展模块 | 第35页 |
| ·加密核顶层模块 | 第35-38页 |
| 4 AES加密FPGA实现的验证 | 第38-48页 |
| ·子模块的验证过程 | 第38-42页 |
| ·SBOX模块验证 | 第38-39页 |
| ·Rcon模块验证 | 第39-40页 |
| ·密钥扩展模块验证 | 第40-41页 |
| ·加密算法顶层模块验证 | 第41-42页 |
| ·解密核验证 | 第42-46页 |
| ·解密模块内部架构图 | 第42-43页 |
| ·解密模块顶层原理图 | 第43-44页 |
| ·解密模块接口时序图 | 第44页 |
| ·解密模块验证加密过程正确性 | 第44-46页 |
| ·上层软件验证加密过程 | 第46-48页 |
| 5 AES加密算法性能参数和应用 | 第48-62页 |
| ·AES算法FPGA实现性能 | 第48-52页 |
| ·时钟频率 | 第48页 |
| ·资源占用 | 第48-51页 |
| ·功耗 | 第51页 |
| ·软硬件实现性能对比 | 第51-52页 |
| ·AES加密核的应用 | 第52-62页 |
| ·AES算法FPGA实现中应用 | 第52-54页 |
| ·AES算法ASIC实现中应用 | 第54-62页 |
| 附录一 AES加密FPGA实现核心代码 | 第62-69页 |
| 附录二 含有AES加密系统的数据记录器系统 | 第69-70页 |
| 附录三 含有AES加密系统的主控板原理图 | 第70-71页 |
| 附录四 含有AES加密系统的主控板PCB图 | 第71-72页 |
| 参考文献 | 第72-77页 |
| 攻读硕士学位期间发表的论文及参与的项目 | 第77-78页 |
| 致谢 | 第78页 |
