| 第一章 绪论 | 第1-20页 |
| ·技术背景与课题研究意义 | 第13-17页 |
| ·数字音视频编解码技术及其标准的发展概况 | 第13-15页 |
| ·数字系统的结构化设计和基于 HDL的集成电路设计流程 | 第15-17页 |
| ·课题研究意义 | 第17-18页 |
| ·论文主要工作 | 第18-19页 |
| ·本文组织结构 | 第19-20页 |
| 第二章 视频编解码技术及标准概述 | 第20-34页 |
| ·视频编解码技术概述 | 第20-28页 |
| ·视频图像的基本概念 | 第20-22页 |
| ·视频压缩的基本原理 | 第22-28页 |
| ·H.264与 AVS视频压缩标准 | 第28-34页 |
| ·H.264标准和 AVS标准简介 | 第28-30页 |
| ·H.264和 AVS标准中亚像素精度运动预测的插值算法 | 第30-34页 |
| 第三章 参考数据获取模块的功能定义及输入输出接口 | 第34-47页 |
| ·视频解码器 SOC芯片的系统架构 | 第34-37页 |
| ·视频解码器系统硬件结构 | 第34-35页 |
| ·各硬件模块功能简述 | 第35-37页 |
| ·参考数据获取模块在视频解码器中的功能定义及其工作流程 | 第37-42页 |
| ·参考数据获取模块的功能定义 | 第37-40页 |
| ·参考数据获取模块的工作流程 | 第40-42页 |
| ·输入输出接口设计 | 第42-47页 |
| ·Firmware命令输入接口 | 第42-44页 |
| ·MVP输入接口 | 第44-45页 |
| ·INT输出接口 | 第45-47页 |
| 第四章 参考数据获取模块的内部硬件结构 | 第47-66页 |
| ·参考图像在内存中的存储结构及访问内存的读写接口 | 第47-51页 |
| ·参考图像在内存中的存储结构 | 第47-50页 |
| ·访问内存的读写接口与 MF模块读内存的时序图 | 第50-51页 |
| ·参考数据获取模块的算法及其 C模型的建立 | 第51-57页 |
| ·参考数据获取模块的算法 | 第51-53页 |
| ·C模型的建立 | 第53-57页 |
| ·参考数据获取模块的内部硬件结构 | 第57-61页 |
| ·顶层有限状态机的设计 | 第61-66页 |
| 第五章 仿真验证与逻辑综合结果 | 第66-75页 |
| ·测试向量的产生与 RTL级仿真 | 第66-69页 |
| ·逻辑综合 | 第69-74页 |
| ·分别基于 FPGA和 ASIC的逻辑综合过程 | 第69-71页 |
| ·关键路径的流水线处理 | 第71-72页 |
| ·FPGA和 ASIC逻辑综合结果 | 第72-74页 |
| ·门级仿真与形式验证 | 第74-75页 |
| 第六章 总结 | 第75-76页 |
| 参考文献 | 第76-78页 |
