| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-15页 |
| 1．1 微小卫星发展概况及其对测控应答机的需求 | 第8-9页 |
| 1．2 测距应答机发展 | 第9-10页 |
| 1．3 伪码测距的方法 | 第10-11页 |
| 1．4 软件无线电技术 | 第11-13页 |
| 1．5 本文的主要工作 | 第13-15页 |
| 第二章 伪码测距系统体系结构及设计 | 第15-29页 |
| 2．1 测控通信机结构 | 第15-17页 |
| 2．2 伪码测距通道详述 | 第17-19页 |
| 2．3 信号结构 | 第19-23页 |
| 2．3．1 复合伪码 | 第20-21页 |
| 2．3．2 测距时间估算 | 第21-23页 |
| 2．4 测距设计 | 第23-28页 |
| 2．4．1 码跟踪环 | 第23-26页 |
| 2．4．2 码相关器 | 第26-28页 |
| 2．4．3 再生伪码测距的工作过程 | 第28页 |
| 2．5 本章小节 | 第28-29页 |
| 第三章 基带系统的硬件平台设计 | 第29-49页 |
| 3．1 测控应答机的硬件结构 | 第29-30页 |
| 3．2 基带处理电路原理设计 | 第30-32页 |
| 3．3 基带系统各部分芯片介绍及电路设计 | 第32-45页 |
| 3．3．1 FPGA技术介绍 | 第32-35页 |
| 3．3．2 DSP技术介绍 | 第35-39页 |
| 3．3．3 并口AD转换电路原理设计 | 第39-42页 |
| 3．3．4 并口DA转换电路原理设计 | 第42-45页 |
| 3．4 PCB版的设计和实物图 | 第45-48页 |
| 3．5 本章小节 | 第48-49页 |
| 第四章 基于FPGA和DSP的测距系统实现 | 第49-61页 |
| 4．1 基于FPGA的测距原理设计实现 | 第49-58页 |
| 4．1．1 码跟踪环路设计 | 第49-55页 |
| 4．1．2 码序列捕获跟踪模块与下行码产生模块设计 | 第55-58页 |
| 4．1．3 伪码产生模块 | 第58页 |
| 4．2 基于FPGA与DSP的比相电路设计 | 第58-60页 |
| 4．2．1 比相电路原理 | 第58-59页 |
| 4．2．2 FPGA与DSP配合比相实现 | 第59-60页 |
| 4．3 本章小节 | 第60-61页 |
| 第五章 伪码测距验证平台设计与实验结果 | 第61-77页 |
| 5．1 实验原理 | 第61-63页 |
| 5．2 伪码测距基带功能验证 | 第63-66页 |
| 5．3 模拟长距离伪码测距实验 | 第66-69页 |
| 5．4 测距精度实验 | 第69-71页 |
| 5．5 与无线WLAN板配合实验 | 第71-75页 |
| 5．6 本章小节 | 第75-77页 |
| 第六章 结束语 | 第77-80页 |
| 6．1 本文主要的研究成果 | 第77-78页 |
| 6．2 进一步的研究工作 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 附录 | 第84-85页 |
| 致谢 | 第85页 |