| 引言 | 第1-6页 |
| 第一章、电子硬盘原理 | 第6-9页 |
| 第二章、EDA设计流程 | 第9-15页 |
| 2．1．SOPC BUILDER开发平台及基于NIOS内核的设计流 | 第9-11页 |
| 2．2．QUARTUSⅡ开发平台及基于模块的设计流 | 第11-12页 |
| 2．3．软件开发环境IDE简介 | 第12-15页 |
| 第三章、ATA接口协议 | 第15-37页 |
| 3．1．ATA接口规范发展简介 | 第15页 |
| 3．2．ATA协议与硬盘的工作机制 | 第15-37页 |
| 3．2．1．指令集 | 第16-19页 |
| 3．2．2．接口 | 第19-24页 |
| 3．2．3．主机与硬盘的工作状态 | 第24-37页 |
| Ⅰ．Power-on and hardware reset protocol上电复位过程 | 第24-26页 |
| Ⅱ．Bus idle protocol空闲状态 | 第26-28页 |
| Ⅲ．PIO数据传输过程 | 第28-32页 |
| Ⅳ．Non-Data Command Protocal无数据传输指令协议 | 第32-34页 |
| Ⅴ．软件复位过程 | 第34-37页 |
| 第四章、硬盘主控制器单元 | 第37-49页 |
| 4．1．基于NIOSⅡ OPENCORE的控制器系统模块划分 | 第37-39页 |
| 4．2．ATA接口I／O REGISTERS MODULE设计 | 第39-44页 |
| 4．3．DATABUFFER MODULE设计 | 第44-49页 |
| 第五章、FLASH控制单元 | 第49-65页 |
| 5．1．FLASH控制单元的结构 | 第49页 |
| 5．2．FLASH控制单元与NIOS的连接 | 第49-51页 |
| 5．3．FLASH有限状态机 | 第51-61页 |
| 5．4．CRC校验模块 | 第61-62页 |
| 5．5．状态机状态的扩充 | 第62-65页 |
| 第六章、嵌入式逻辑分析仪 | 第65-67页 |
| 第七章、功耗估算 | 第67-71页 |
| 第八章、总结和展望 | 第71-73页 |
| 8．1．工作中的经验体会和不足 | 第71-72页 |
| 8．2．新的展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-75页 |
