摘要 | 第1-4页 |
Abstract | 第4-8页 |
第一章 续论 | 第8-12页 |
1.1 数字光端机系统特点 | 第8页 |
1.2 复用技术 | 第8-10页 |
1.2.1 SDM | 第8-9页 |
1.2.2 FDM | 第9页 |
1.2.3 WDM | 第9页 |
1.2.4 TDM | 第9-10页 |
1.3 数字光端机芯片的应用 | 第10页 |
1.4 本文主要工作及章节安排 | 第10-12页 |
第二章 FPGA器件原理及开发环境 | 第12-24页 |
2.1 PLD器件的分类 | 第12页 |
2.2 PLD器件的使用 | 第12-13页 |
2.3 PLD器件的结构 | 第13-16页 |
2.3.1 基于乘积项的PLD结构 | 第13-14页 |
2.3.2 乘积项结构PLD的逻辑实现原理 | 第14-15页 |
2.3.3 基于查找表的PLD原理与结构 | 第15页 |
2.3.4 Xilinx Spartan-Ⅱ芯片内部结构 | 第15-16页 |
2.3.5 查找表结构的FPGA逻辑实现原理 | 第16页 |
2.4 FPGAs芯片制造商简介 | 第16-18页 |
2.4.1 ALTERA公司 | 第16-17页 |
2.4.2 XILINX公司 | 第17页 |
2.4.3 Lattice公司 | 第17-18页 |
2.5 SPARTAN IIE芯片介绍 | 第18-19页 |
2.5.1 Spartan~(TM)-IIE FPGAs特点 | 第18-19页 |
2.6 开发环境 | 第19-23页 |
2.6.1 Verilog-HDL硬件描述语言 | 第19-21页 |
2.6.2 FPGA开发流程 | 第21-22页 |
2.6.3 发软件ISE简介 | 第22-23页 |
本章小节 | 第23-24页 |
第三章 数字光端机系统原理 | 第24-44页 |
3.1 发送端系统功能 | 第24-25页 |
3.2 接收端系统功能 | 第25-26页 |
3.3 PCM一次群 | 第26-30页 |
3.3.1 一次群帧结 | 第26-28页 |
3.3.2 在数字通信中提高线路利用率的方法 | 第28-29页 |
3.3.3 PCM常用传输码型及特点 | 第29-30页 |
3.4 2M时钟提取 | 第30-32页 |
3.4.1 数字锁相环 | 第31-32页 |
3.5 HDB3编/译码 | 第32-34页 |
3.5.1 HDB3编码 | 第32-33页 |
3.5.2 HDB3译码 | 第33-34页 |
3.6 复用技术 | 第34-38页 |
3.6.1 复用的分类 | 第34-37页 |
3.6.1.1 频分复用(FDM) | 第35页 |
3.6.1.2 时分复用(FDM) | 第35-37页 |
3.6.2 PCM二次群 | 第37-38页 |
3.6.2.1 E2帧结构 | 第38页 |
3.7 码速调整 | 第38-40页 |
3.7.1 正码速调整的原理 | 第39-40页 |
3.8 二次群数字复接 | 第40-43页 |
3.8.1 复接中的同步技术 | 第42-43页 |
本章小节 | 第43-44页 |
第四章 系统实现 | 第44-62页 |
4.1 数字光端机系统功能及实现 | 第44页 |
4.2 2M时钟提取电路 | 第44-46页 |
4.2.1 数字鉴相器 | 第45页 |
4.2.2 数字滤波器 | 第45页 |
4.2.3 数字压控振荡 | 第45-46页 |
4.2.4 仿真波形 | 第46页 |
4.3 HDB3编译码 | 第46-49页 |
4.3.1 HDB3编码 | 第46-48页 |
4.3.2 HDB3译码 | 第48-49页 |
4.4 码速调整 | 第49-53页 |
4.4.1 码速调整 | 第49-51页 |
4.4.2 码速恢复 | 第51-53页 |
4.5 复接 | 第53-55页 |
4.5.1 定时电路 | 第54页 |
4.5.2 复接电路 | 第54-55页 |
4.6 分接 | 第55-57页 |
4.7 并/串和串/并转换电路 | 第57-58页 |
4.7.1 并/串转换电路 | 第57页 |
4.7.2 串/并转换电路 | 第57-58页 |
4.8 电路调试 | 第58-61页 |
本章小节 | 第61-62页 |
第五章 总结与展望 | 第62-64页 |
参考文献 | 第64-66页 |
致谢 | 第66页 |