媒体处理器的验证平台研究
| 摘要 | 第1-3页 |
| Abstract | 第3-6页 |
| 第一章 绪论 | 第6-19页 |
| 1．1 处理器发展史 | 第6-8页 |
| 1．2 嵌入式处理器 | 第8-14页 |
| 1．2．1 DSP处理器 | 第8-10页 |
| 1．2．2 RISC处理器 | 第10-11页 |
| 1．2．3 RISC-DSP混合类型处理器 | 第11-14页 |
| 1．3 多媒体处理器设计及验证流程 | 第14-17页 |
| 1．4 多媒体处理器MD32 | 第17-18页 |
| 1．5 本文主要研究工作和内容安排 | 第18-19页 |
| 第二章 处理器验证研究 | 第19-31页 |
| 2．1 协同验证平台模型 | 第19-20页 |
| 2．2 MD32验证平台 | 第20-22页 |
| 2．3 功能验证 | 第22-28页 |
| 2．3．1 单元验证 | 第23-25页 |
| 2．3．2 结构验证 | 第25-27页 |
| 2．3．3 系统验证 | 第27-28页 |
| 2．4 验证数据、结果 | 第28-30页 |
| 2．5 本章小节 | 第30-31页 |
| 第三章 媒体数字信号处理器验证测试平台 | 第31-60页 |
| 3．1 媒体数字信号处理器验证、测试概述 | 第31-33页 |
| 3．1．1 媒体数字信号处理器仿真验证概述 | 第31-32页 |
| 3．1．2 媒体数字信号处理器测试概述 | 第32-33页 |
| 3．2 媒体处理器验证测试平台MPVTP | 第33-35页 |
| 3．3 MPVTP平台的设计流程 | 第35页 |
| 3．4 基于FPGA的硬件子平台设计 | 第35-53页 |
| 3．4．1 MPVTP硬件子平台的特点 | 第35-36页 |
| 3．4．2 MPVTP硬件子平台的设计 | 第36-37页 |
| 3．4．3 FPGA程序设计 | 第37-53页 |
| 3．5 MPVTP软件子平台设计 | 第53-56页 |
| 3．5．1 MPVTP软件子平台的特点 | 第53-54页 |
| 3．5．2 通信层软件设计 | 第54-55页 |
| 3．5．3 仿真控制层软件设计 | 第55页 |
| 3．5．4 应用层软件设计 | 第55-56页 |
| 3．6 验证、测试实例 | 第56-59页 |
| 3．6．1 验证结果 | 第57-58页 |
| 3．6．2 测试结果 | 第58-59页 |
| 3．7 本章小结 | 第59-60页 |
| 第四章 多媒体处理器存储系统设计研究 | 第60-68页 |
| 4．1 存储系统概述 | 第60-61页 |
| 4．2 视频解码数据访问特点与软件优化 | 第61-63页 |
| 4．2．1 视频解码数据访问特点 | 第61-62页 |
| 4．2．2 软件解码的程序优化 | 第62-63页 |
| 4．3 两维DMA | 第63-66页 |
| 4．3．1 二维DMA的数据搬运分析 | 第64-65页 |
| 4．3．2 二维DMA实现 | 第65-66页 |
| 4．4 总线及SDRAM控制器 | 第66-67页 |
| 4．5 结论 | 第67-68页 |
| 参考文献 | 第68-72页 |
