| CONTENTS | 第1-7页 |
| FIGURES | 第7-8页 |
| TABLES | 第8-9页 |
| 1 INTRODUCTION | 第9-17页 |
| 1．1 A THIRD GENERATION I/O INTERCONNECT | 第9-10页 |
| 1．2 PCI EXPRESS LINK | 第10-11页 |
| 1．3 PCI Express Fabric Topology | 第11-13页 |
| 1．3．1 Root Complex | 第12页 |
| 1．3．2 Endpoints | 第12-13页 |
| 1．3．3 PCIExpress-PCI Bridge | 第13页 |
| 1．4 PCI Express Layering Overview | 第13-17页 |
| 1．4．1 Transaction Layer | 第14页 |
| 1．4．2 Data Link Layer | 第14-15页 |
| 1．4．3 Physical Layer | 第15页 |
| 1．4．4 Physical Layer Services and Interface | 第15-17页 |
| 2 PCI EXPRESS TO PCI/PCI-X BRIDGE | 第17-23页 |
| 2．1 Evolution of the PCI-to-PCI Bridge Architecture | 第17-18页 |
| 2．2 Functional Attributes Overview | 第18-19页 |
| 2．3 Performance Requirement | 第19-20页 |
| 2．3．1 Throughput | 第19页 |
| 2．3．2 Latency | 第19页 |
| 2．3．3 Programming Model | 第19-20页 |
| 2．4 PHY Layer Implementation | 第20-22页 |
| 2．4．1 PEXPB Overview | 第20-21页 |
| 2．4．2 Logical PHY Block | 第21-22页 |
| 2．5 VERIFICATION | 第22-23页 |
| 3 THE DESIGN OF PHY BFM | 第23-54页 |
| 3．1 PHY BFM Overview | 第23-24页 |
| 3．2 PCI Express Driver | 第24-31页 |
| 3．2．1 Framing and Application of Symbols to Lanes | 第24-25页 |
| 3．2．2 Data Scrambling | 第25-26页 |
| 3．2．3 Link Initialization and Training | 第26-31页 |
| 3．2．3．1 Training Sequence ordered Sets | 第26-28页 |
| 3．2．3．2 Link Data Rate Negotiation | 第28页 |
| 3．2．3．3 Fast Training Sequence (FTS) | 第28-31页 |
| 3．3 PCI Express Receiver | 第31-34页 |
| 3．3．1 Data De-Scrambling | 第31-32页 |
| 3．3．2 Clock Tolerance Compensation | 第32-33页 |
| 3．3．3 PCI Express Receiver Interface | 第33-34页 |
| 3．4 Snooper | 第34-36页 |
| 3．4．1 Flow chart | 第35页 |
| 3．4．2 Data De-Scrambling | 第35页 |
| 3．4．3 The Snooper Interface | 第35-36页 |
| 3．5 LTSSM (Link Training and Status State Machine) | 第36-49页 |
| 3．5．1 Overview | 第36-37页 |
| 3．5．2 Detect | 第37-38页 |
| 3．5．3 Polling | 第38-39页 |
| 3．5．4 Configuration | 第39-42页 |
| 3．5．5 Recovery | 第42-43页 |
| 3．5．6 L0 | 第43-45页 |
| 3．5．7 L0s | 第45-46页 |
| 3．5．8 L1 | 第46-47页 |
| 3．5．9 Disable | 第47页 |
| 3．5．10 Loopback | 第47-48页 |
| 3．5．11 Hot Reset | 第48-49页 |
| 3．5．12 Link Status Mapped to the LTSSM | 第49页 |
| 3．6 SKP SCHEDULING | 第49-50页 |
| 3．6．1 When to transmit SKP ordered set | 第50页 |
| 3．6．2 How to receive SKP ordered set | 第50页 |
| 3．7 Type of Packets/Ordered Sets | 第50-52页 |
| 3．8 Error Detection | 第52-54页 |
| 3．8．1 8b/10b Decode Error | 第52页 |
| 3．8．2 Disparity Error | 第52-53页 |
| 3．8．3 Elastic Buffer Error | 第53-54页 |
| CONCLUSION | 第54-55页 |
| REFERENCE | 第55-56页 |
