| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-12页 |
| ·准连续波雷达 | 第7-10页 |
| ·准连续波雷达出现背景 | 第7页 |
| ·准连续波雷达工作原理 | 第7-9页 |
| ·准连续波雷达的特点及应用 | 第9-10页 |
| ·本论文主要工作 | 第10-12页 |
| 2 编码二相调制准连续波雷达信号分析及MAC序列研究 | 第12-22页 |
| ·编码二相调制准连续波雷达信号 | 第12-14页 |
| ·雷达信号形式 | 第12-13页 |
| ·参数分析 | 第13-14页 |
| ·MAC序列 | 第14-22页 |
| ·MAC序列的产生 | 第14-15页 |
| ·MAC序列的相关特性分析 | 第15-17页 |
| ·MAC序列、m序列互相关特性比较 | 第17-18页 |
| ·MAC序列编码信号测距性能分析 | 第18-22页 |
| 3 最大熵外推算法 | 第22-31页 |
| ·最大熵简介 | 第22-24页 |
| ·最大熵原理 | 第22页 |
| ·最大熵方法研究现状 | 第22-24页 |
| ·外推模型及算法分析 | 第24页 |
| ·Burg算法 | 第24-26页 |
| ·Burg算法仿真 | 第26-31页 |
| 4 编码二相调制准连续波雷达信号处理机的硬件设计 | 第31-41页 |
| ·准连续波雷达信号处理机 | 第31-33页 |
| ·信号处理流程 | 第31-32页 |
| ·信号处理机的工作框图 | 第32页 |
| ·信号处理机硬件设计概述 | 第32-33页 |
| ·单元电路设计 | 第33-41页 |
| ·A/D转换模块 | 第33-35页 |
| ·FPGA模块 | 第35-37页 |
| ·双端口RAM模块 | 第37-38页 |
| ·电源和时钟模块 | 第38-39页 |
| ·DSP处理模块 | 第39-41页 |
| 5 数字相关器在FPGA中的实现 | 第41-56页 |
| ·设计工具简介 | 第41-43页 |
| ·Verilog HDL语言简介 | 第41页 |
| ·ISE 8.2简介 | 第41-42页 |
| ·ChipScope Pro(在线逻辑分析仪) | 第42-43页 |
| ·数字相关 | 第43-44页 |
| ·数字相关理论 | 第43-44页 |
| ·量化比特数和采样率对DMF性能的影响 | 第44页 |
| ·匹配滤波器的实现 | 第44-51页 |
| ·直接型数字匹配滤波器 | 第44-45页 |
| ·转置型数字匹配滤波器 | 第45-48页 |
| ·折叠型数字匹配滤波器 | 第48-51页 |
| ·FIR滤波器的FPGA实现 | 第51-56页 |
| ·FIR滤波器概述 | 第51-52页 |
| ·FIR滤波器的网络结构 | 第52-53页 |
| ·FIR滤波器的FPGA实现 | 第53-56页 |
| 结论 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |