| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 研究内容及结构安排 | 第12-15页 |
| 第2章 I~2C总线原理与I~2C Slave模块的HDL实现 | 第15-23页 |
| 2.1 I~2C总线的基本概念 | 第15页 |
| 2.2 I~2C总线协议简介 | 第15-18页 |
| 2.2.1 I~2C总线的数据传输及时序定义 | 第15-16页 |
| 2.2.2 I~2C总线上数据传送格式 | 第16-18页 |
| 2.3 I~2C SLAVE模块的HDL实现 | 第18-21页 |
| 2.4 本章小结 | 第21-23页 |
| 第3章 SHA-256 算法的原理与HDL实现 | 第23-33页 |
| 3.1 HASH函数简介 | 第23-24页 |
| 3.2 SHA-256 算法的原理 | 第24-27页 |
| 3.3 SHA-256 算法的HDL实现 | 第27-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第4章 真随机数发生器的原理与实现 | 第33-47页 |
| 4.1 随机数发生器的定义及其分类 | 第33-34页 |
| 4.2 真随机数发生器实现的基本方法 | 第34-37页 |
| 4.2.1 基于直接放大噪声源的方法 | 第34-35页 |
| 4.2.2 基于离散时间的混沌系统映射的方法 | 第35-36页 |
| 4.2.3 基于振荡器采样的方法 | 第36-37页 |
| 4.3 真随机数发生器实现方法的对比 | 第37-38页 |
| 4.4 真随机数发生器的实现 | 第38-43页 |
| 4.4.1 振荡器模块 | 第39-41页 |
| 4.4.2 后处理模块 | 第41-43页 |
| 4.5 真随机数发生器的性能测试 | 第43-45页 |
| 4.5.1 FIPS140-2 检测 | 第43-45页 |
| 4.6 本章小结 | 第45-47页 |
| 第5章 SHA-256 算法加密系统的FPGA实现及验证 | 第47-65页 |
| 5.1 器件选型与开发环境简介 | 第47-49页 |
| 5.1.1 器件选型 | 第47-48页 |
| 5.1.2 开发环境简介 | 第48-49页 |
| 5.2 SHA-256 算法加密系统的总体设计方案 | 第49-51页 |
| 5.3 STM32 模块 | 第51-53页 |
| 5.4 I~2C通信模块 | 第53-56页 |
| 5.4.1 CRC16 | 第53-55页 |
| 5.4.2 I~2C通信的实现 | 第55-56页 |
| 5.5 FPGA模块 | 第56-62页 |
| 5.5.1 FPGA顶层模块的编写 | 第56-59页 |
| 5.5.2 管脚分配 | 第59-60页 |
| 5.5.3 设计综合 | 第60-61页 |
| 5.5.4 布局布线 | 第61页 |
| 5.5.5 工程文件下载 | 第61-62页 |
| 5.6 SHA-256 算法加密系统的FPGA验证 | 第62-63页 |
| 5.7 本章小结 | 第63-65页 |
| 第6章 总结与展望 | 第65-67页 |
| 6.1 总结 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 参考文献 | 第67-73页 |
| 攻读硕士期间已发表的论文 | 第73-75页 |
| 致谢 | 第75页 |
