| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.2 研究现状 | 第12-16页 |
| 1.2.1 闪存存储信道的研究现状 | 第12-13页 |
| 1.2.2 闪存存储系统中差错控制技术的研究现状 | 第13-16页 |
| 1.3 本文的结构安排 | 第16-18页 |
| 第二章 闪存的背景知识和系统模型 | 第18-27页 |
| 2.1 闪存存储系统的基本结构 | 第18-21页 |
| 2.1.1 闪存的基本类型 | 第18-19页 |
| 2.1.2 闪存的结构与操作过程 | 第19-21页 |
| 2.2 闪存存储系统中的模型分析 | 第21-24页 |
| 2.2.1 闪存的操作过程模型 | 第21-22页 |
| 2.2.2 ICI噪声干扰模型 | 第22-24页 |
| 2.3 LDPC码的相关背景以及闪存系统基本模型 | 第24-26页 |
| 2.3.1 LDPC码背景知识回顾 | 第24-25页 |
| 2.3.2 闪存存储系统基本模型 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 模式标准化方案 | 第27-46页 |
| 3.1 ICI干扰噪声的相关分析 | 第27-30页 |
| 3.2 适用于SLC型闪存的模式标准化方案 | 第30-34页 |
| 3.3 适用于MLC型闪存的模式标准化方案 | 第34-39页 |
| 3.4 一种特殊的适用于MLC型闪存的模式标准化方案(PN3) | 第39-41页 |
| 3.5 PN方案仿真结果讨论分析 | 第41-45页 |
| 3.5.1 PN方案在SLC型闪存的仿真结果分析 | 第41-43页 |
| 3.5.2 PN方案在MLC型闪存的仿真结果分析 | 第43-45页 |
| 3.6 本章小结 | 第45-46页 |
| 第四章 层级约束编码方案 | 第46-61页 |
| 4.1 层级约束编码相关理论基础 | 第46-47页 |
| 4.2 一维层级约束编码方案综述 | 第47-54页 |
| 4.3 二维的层级约束编码方案 | 第54-57页 |
| 4.4 2D-HCC方案仿真结果讨论分析 | 第57-59页 |
| 4.4.1 2D-HCC方案在SLC型闪存的仿真结果分析 | 第57-58页 |
| 4.4.2 2D-HCC方案在MLC型闪存的仿真结果分析 | 第58-59页 |
| 4.5 本章小结 | 第59-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66页 |
