| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第8-18页 |
| 1.1 引言 | 第8-9页 |
| 1.2 薄膜微电感 | 第9-13页 |
| 1.2.1 薄膜微电感的结构类型 | 第9-11页 |
| 1.2.2 薄膜微电感磁膜材料 | 第11页 |
| 1.2.3 薄膜微电感的加工工艺 | 第11-12页 |
| 1.2.4 薄膜微电感的测试技术 | 第12-13页 |
| 1.3 薄膜微电感的研究现状 | 第13-16页 |
| 1.4 本课题研究的意义及主要内容 | 第16-18页 |
| 1.4.1 选题意义 | 第16-17页 |
| 1.4.2 研究内容 | 第17-18页 |
| 第二章 耦合薄膜微电感磁路模型的分析与建立 | 第18-33页 |
| 2.1 薄膜微电感采用反耦合方案的必要性 | 第18-20页 |
| 2.1.1 电感反耦合方案对电源模块性能的影响 | 第18-19页 |
| 2.1.2 反耦合方案对薄膜微电感电流带载能力的提升 | 第19-20页 |
| 2.2 跑道型薄膜微电感磁阻分析 | 第20-22页 |
| 2.3 跑道型耦合薄膜微电感磁路模型的建立 | 第22-32页 |
| 2.3.1 常规磁路模型 | 第23-24页 |
| 2.3.2 薄膜微电感初步设计步骤 | 第24-28页 |
| 2.3.3 改进型磁路模型 | 第28-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 薄膜微电感二维绕组损耗解析算法 | 第33-43页 |
| 3.1 磁性元件绕组损耗的研究 | 第33页 |
| 3.2 薄膜微电感的磁场分布 | 第33-34页 |
| 3.3 绕组边沿磁场强度的计算 | 第34-37页 |
| 3.4 绕组损耗的二维解析 | 第37-40页 |
| 3.4.1 绕组高频损耗的分解 | 第37-38页 |
| 3.4.2 x方向涡流效应损耗 | 第38-39页 |
| 3.4.3 y方向趋肤效应损耗 | 第39-40页 |
| 3.4.4 绕组交流总损耗 | 第40页 |
| 3.5 仿真验证 | 第40-42页 |
| 3.6 本章小结 | 第42-43页 |
| 第四章 耦合薄膜微电感绕组损耗解析算法 | 第43-55页 |
| 4.1 耦合薄膜微电感绕组电流分析 | 第43-45页 |
| 4.2 电流相位差对磁场分布的影响 | 第45页 |
| 4.3 相位差下耦合绕组损耗计算模型 | 第45-46页 |
| 4.4 绕组边沿磁场强度的计算 | 第46-47页 |
| 4.5 绕组边沿磁场强度计算的修正 | 第47-49页 |
| 4.5.1 相位差为π时磁场强度计算的修正 | 第47-49页 |
| 4.5.2 相位差为0时磁场强度计算的修正 | 第49页 |
| 4.6 二维解析算法对绕组损耗的计算 | 第49-50页 |
| 4.7 电阻矩阵的提取 | 第50-51页 |
| 4.8 仿真验证 | 第51-54页 |
| 4.9 本章小结 | 第54-55页 |
| 第五章 耦合薄膜微电感的优化设计 | 第55-71页 |
| 5.1 结构参数对电感性能的影响 | 第55-63页 |
| 5.1.1 磁膜分层层数N对微电感性能的影响 | 第56-57页 |
| 5.1.2 磁膜厚度T_(mag)对微电感性能的影响 | 第57-58页 |
| 5.1.3 介质层厚度T_(su)对微电感性能的影响 | 第58-59页 |
| 5.1.4 电感端部长度W_(wing)对微电感性能的影响 | 第59-60页 |
| 5.1.5 绕组间距W_(gap)对微电感性能的影响 | 第60-61页 |
| 5.1.6 上部磁膜高度H_(gap)对微电感性能的影响 | 第61-63页 |
| 5.2 耦合薄膜微电感的多参数优化 | 第63-68页 |
| 5.2.1 iSIGHT-多学科设计优化集成平台 | 第63页 |
| 5.2.2 确定优化参数与优化算法 | 第63-65页 |
| 5.2.3 集成优化过程与结果 | 第65-68页 |
| 5.3 电感优化数据 | 第68-69页 |
| 5.4 本章小结 | 第69-71页 |
| 结论及今后的工作 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76-77页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第77页 |
