| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-24页 |
| 1.1 课题研究背景 | 第12-13页 |
| 1.2 研究现状和发展动态 | 第13-17页 |
| 1.2.1 相关DSP研究现状 | 第13-14页 |
| 1.2.2 浮点MAC研究现状与发展动态 | 第14-17页 |
| 1.3 M-DSP概述 | 第17-20页 |
| 1.3.1 M-DSP内核结构 | 第17-19页 |
| 1.3.2 核内运算单元结构 | 第19-20页 |
| 1.4 IEEE754-2008浮点标准说明 | 第20-22页 |
| 1.5 论文研究内容及组织结构 | 第22-24页 |
| 1.5.1 主要研究内容 | 第22-23页 |
| 1.5.2 论文组织结构 | 第23-24页 |
| 第二章 M-DSP中浮点MAC单元的结构设计与实现 | 第24-42页 |
| 2.1 浮点乘加单元指令集设计 | 第24-25页 |
| 2.2 高性能浮点MAC单元的体系结构设计 | 第25-26页 |
| 2.3 浮点MAC流水线的设计与实现 | 第26-32页 |
| 2.3.1 浮点MAC总体流水线设计实现 | 第26-29页 |
| 2.3.2 单/双精度浮点乘法结构设计实现 | 第29-30页 |
| 2.3.3 单/双精度浮点乘加结构设计实现 | 第30-31页 |
| 2.3.4 点积与复数乘法结构设计实现 | 第31-32页 |
| 2.4 关键模块设计优化与实现 | 第32-41页 |
| 2.4.1 源操作数的读取与例外判断 | 第32-33页 |
| 2.4.2 乘法器设计 | 第33-39页 |
| 2.4.3 对阶移位和规格化移位 | 第39-41页 |
| 2.5 本章小结 | 第41-42页 |
| 第三章 浮点MAC的验证 | 第42-61页 |
| 3.1 验证方法 | 第42-43页 |
| 3.2 模拟验证 | 第43-57页 |
| 3.2.1 模块级验证 | 第43-45页 |
| 3.2.2 系统级验证 | 第45-56页 |
| 3.2.3 覆盖率分析 | 第56-57页 |
| 3.3 形式验证 | 第57-60页 |
| 3.3.1 ATEC等价性检查 | 第57-59页 |
| 3.3.2 Formality等价性验证 | 第59-60页 |
| 3.4 本章小结 | 第60-61页 |
| 第四章 浮点MAC的综合与优化 | 第61-72页 |
| 4.1 逻辑优化方法 | 第61-62页 |
| 4.2 综合目标与约束条件 | 第62-64页 |
| 4.3 浮点MAC单元的综合 | 第64页 |
| 4.4 关键路径时序优化 | 第64-69页 |
| 4.4.1 浮点MAC复数指令路径优化 | 第64-67页 |
| 4.4.2 浮点MAC单元优化后结果分析 | 第67-69页 |
| 4.5 VPU布线优化 | 第69-71页 |
| 4.6 本章小结 | 第71-72页 |
| 第五章 结束语 | 第72-74页 |
| 5.1 论文工作总结 | 第72-73页 |
| 5.2 未来研究展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 作者在学期间取得的学术成果 | 第79页 |