| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-16页 |
| ·研究背景和意义 | 第12-13页 |
| ·国内外研究现状 | 第13-15页 |
| ·论文的主要研究内容 | 第15-16页 |
| 第二章 Viterbi 译码算法的基本原理 | 第16-26页 |
| ·卷积编码原理 | 第16-20页 |
| ·卷积码编码器 | 第17-18页 |
| ·卷积码的表示方法 | 第18-20页 |
| ·Vterbi 译码算法基本原理 | 第20-24页 |
| ·最大似然译码 | 第21-23页 |
| ·Viterbi 译码器算法原理 | 第23-24页 |
| ·Viterbi 算法复杂度和译码性能的平衡考虑 | 第24-25页 |
| ·硬判决译码和软判决译码 | 第24页 |
| ·卷积编码约束长度 | 第24页 |
| ·截尾译码与译码深度的选择 | 第24-25页 |
| ·译码器幸存路径的选择输出 | 第25页 |
| ·本章小结 | 第25-26页 |
| 第三章 一种自适应Viterbi 译码算法的研究 | 第26-43页 |
| ·基于t-算法的自适应Viterbi 译码算法 | 第26-30页 |
| ·算法的总体结构 | 第26-27页 |
| ·算法的实现过程 | 第27-29页 |
| ·算法的性能分析 | 第29-30页 |
| ·一种自适应Viterbi 算法 | 第30-37页 |
| ·算法的结构组成 | 第30页 |
| ·算法的信噪比评估方法 | 第30-31页 |
| ·算法的复杂度评估方法 | 第31-32页 |
| ·算法的门限自适应方法 | 第32-35页 |
| ·算法的基状态自适应方法 | 第35-37页 |
| ·仿真实验与分析 | 第37-41页 |
| ·本章小结 | 第41-43页 |
| 第四章 IAVA 译码器的设计与实现 | 第43-61页 |
| ·IAVA 译码器的总体设计 | 第43-44页 |
| ·译码器的参数设计 | 第43页 |
| ·译码器架构设计 | 第43-44页 |
| ·IAVA 译码器各分支模块的设计 | 第44-58页 |
| ·状态生成模块设计 | 第44-48页 |
| ·BMU 模块设计 | 第48-49页 |
| ·ACS 模块设计 | 第49-52页 |
| ·最优路径获取模块设计 | 第52-54页 |
| ·路径度量寄存器模块设计 | 第54-55页 |
| ·幸存路径舍取以及路径存储单元模块设计 | 第55-57页 |
| ·信噪比评估模块设计 | 第57-58页 |
| ·状态数评估模块设计 | 第58页 |
| ·自自适应 Vitterbi 译码码器的性能能分析 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 结束语 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 作者在学期间取得的学术成果 | 第65页 |