| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第15-16页 |
| 主要数学符号表 | 第16-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景 | 第17页 |
| 1.2 研究现状 | 第17-19页 |
| 1.3 本文主要工作与内容安排 | 第19-21页 |
| 第二章 预失真原理与算法实现 | 第21-45页 |
| 2.1 引言 | 第21页 |
| 2.2 功放非线性特性与评价指标 | 第21-25页 |
| 2.2.1 功率放大器的非线性特性 | 第21-23页 |
| 2.2.2 功率放大器的记忆性 | 第23-24页 |
| 2.2.3 系统评价指标 | 第24-25页 |
| 2.3 数字预失真器原理与整体流程 | 第25-27页 |
| 2.4 功放模型与数字预失真器模型 | 第27-31页 |
| 2.4.1 Saleh模型 | 第27页 |
| 2.4.2 Rapp模型 | 第27-28页 |
| 2.4.3 Volterra模型 | 第28-29页 |
| 2.4.4 记忆多项式模型 | 第29页 |
| 2.4.5 Hammerstein模型 | 第29-30页 |
| 2.4.6 Wiener模型 | 第30页 |
| 2.4.7 Wiener-Hammerstein模型 | 第30-31页 |
| 2.5 自适应学习结构 | 第31-32页 |
| 2.6 模型辨识算法 | 第32-34页 |
| 2.6.1 最小均方法 | 第33页 |
| 2.6.2 最小二乘法 | 第33页 |
| 2.6.3 递归最小二乘法 | 第33-34页 |
| 2.7 记忆多项式模型参数辨识 | 第34-36页 |
| 2.8 环路延迟校正 | 第36-37页 |
| 2.9 算法仿真分析 | 第37-43页 |
| 2.9.1 不同阶数情况下对比 | 第37-38页 |
| 2.9.2 不同记忆深度对比 | 第38-40页 |
| 2.9.3 不同自适应算法对比 | 第40-41页 |
| 2.9.4 频谱与功放特性曲线对比 | 第41-42页 |
| 2.9.5 信号同步仿真 | 第42-43页 |
| 2.10 本章小结 | 第43-45页 |
| 第三章 系统架构与硬件设计 | 第45-58页 |
| 3.1 引言 | 第45页 |
| 3.2 系统架构与工作流程 | 第45-48页 |
| 3.2.1 系统架构 | 第45-46页 |
| 3.2.2 工作流程 | 第46-48页 |
| 3.3 硬件结构与设计 | 第48-55页 |
| 3.3.1 数字基带板设计 | 第49-53页 |
| 3.3.2 模拟基带板设计 | 第53-55页 |
| 3.3.3 硬件调试 | 第55页 |
| 3.4 开发环境 | 第55-56页 |
| 3.4.1 算法仿真与上位机界面 | 第55-56页 |
| 3.4.2 FPGA的EDK开发平台 | 第56页 |
| 3.4.3 ARM微控制器开发平台 | 第56页 |
| 3.5 本章小结 | 第56-58页 |
| 第四章 数字预失真器的详细设计 | 第58-84页 |
| 4.1 引言 | 第58页 |
| 4.2 模块功能与工作流程 | 第58-59页 |
| 4.3 基于EDK的FPGA设计与开发 | 第59-63页 |
| 4.4 主要模块设计 | 第63-82页 |
| 4.4.1 PowerPC与DDR2 SDRAM设计 | 第63-65页 |
| 4.4.2 用户IP核与整体EDK设计 | 第65-70页 |
| 4.4.3 数字预失真器模型与数字功放模型设计 | 第70-77页 |
| 4.4.4 PowerPC主要模块 | 第77-81页 |
| 4.4.6 上位机界面 | 第81-82页 |
| 4.5 本章小结 | 第82-84页 |
| 第五章 测试与性能分析 | 第84-92页 |
| 5.1 引言 | 第84页 |
| 5.2 测试环境 | 第84-85页 |
| 5.3 模块化测试 | 第85-87页 |
| 5.4 总体测试 | 第87-91页 |
| 5.5 本章小结 | 第91-92页 |
| 第六章 结束语 | 第92-94页 |
| 6.1 总结 | 第92页 |
| 6.2 展望 | 第92-94页 |
| 致谢 | 第94-95页 |
| 参考文献 | 第95-99页 |
| 个人简历及攻读硕士期间成果 | 第99-100页 |