| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题研究背景 | 第9-13页 |
| 1.1.1 信道编码理论介绍 | 第9-10页 |
| 1.1.2 Turbo码研究现状 | 第10-12页 |
| 1.1.3 CCSDS标准Turbo码介绍 | 第12-13页 |
| 1.1.4 Xilinx FPGA架构简介 | 第13页 |
| 1.2 课题研究内容及意义 | 第13-14页 |
| 1.3 论文的组织结构 | 第14-15页 |
| 第二章 Turbo码编译码原理 | 第15-29页 |
| 2.1 编译码器结构 | 第15-20页 |
| 2.1.1 三种编码器结构 | 第15-18页 |
| 2.1.2 CCSDS标准Turbo编码器结构 | 第18-19页 |
| 2.1.3 迭代译码器结构 | 第19-20页 |
| 2.2 译码算法 | 第20-26页 |
| 2.2.1 Log-MAP算法 | 第21-25页 |
| 2.2.2 Scale-Max-Log-MAP算法 | 第25-26页 |
| 2.3 译码算法性能分析 | 第26-27页 |
| 2.3.1 不同译码算法比较 | 第26-27页 |
| 2.3.2 不同迭代次数比较 | 第27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 Turbo译码相关关键技术 | 第29-47页 |
| 3.1 正交调制与正交解调 | 第29-31页 |
| 3.2 译码算法的定点量化 | 第31-37页 |
| 3.2.1 比特对数似然比的量化 | 第31-36页 |
| 3.2.2 SISO内部各变量的量化 | 第36-37页 |
| 3.3 路径度量值归一化算法 | 第37-42页 |
| 3.3.1 减最大值算法 | 第38页 |
| 3.3.2 模算法 | 第38-41页 |
| 3.3.3 归一化算法性能对比 | 第41-42页 |
| 3.4 交织器 | 第42-45页 |
| 3.4.1 无冲突交织条件 | 第42-44页 |
| 3.4.2 交织器分类 | 第44页 |
| 3.4.3 实时计算QPP交织地址 | 第44-45页 |
| 3.5 本章小结 | 第45-47页 |
| 第四章 CCSDS标准Turbo码的FPGA实现 | 第47-63页 |
| 4.1 正交调制解调 | 第47-48页 |
| 4.2 比特对数似然比序列分块存储 | 第48-49页 |
| 4.3 译码器状态机设计 | 第49-50页 |
| 4.4 SISO运算单元优化设计 | 第50-59页 |
| 4.4.1 分支度量值的计算 | 第51-54页 |
| 4.4.2 路径度量值的双缓存结构 | 第54-57页 |
| 4.4.3 前后向路径度量值并行计算 | 第57-59页 |
| 4.5 译码器性能 | 第59-61页 |
| 4.5.1 硬件资源消耗情况对比 | 第59-60页 |
| 4.5.2 译码时延 | 第60-61页 |
| 4.6 本章小结 | 第61-63页 |
| 第五章 总结与展望 | 第63-65页 |
| 5.1 论文总结 | 第63-64页 |
| 5.2 未来研究方向 | 第64-65页 |
| 附录1 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 致谢 | 第71-72页 |
| 攻读学位期间发表的学术论文 | 第72页 |