| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略词表 | 第12-13页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 研究背景及意义 | 第13-14页 |
| 1.2 以太网传输的国内外研究历史与现状 | 第14-15页 |
| 1.3 论文的主要贡献 | 第15-16页 |
| 1.4 本论文的章节结构安排 | 第16-17页 |
| 第二章 以太网高速传输接口的关键技术及需求分析 | 第17-23页 |
| 2.1 高速数据串行传输技术 | 第17页 |
| 2.2 主流的以太网接入实现方案 | 第17-20页 |
| 2.2.1 网络芯片接入技术实现以太网传输接口 | 第18-19页 |
| 2.2.2 以太网MAC核实现以太网接入技术 | 第19-20页 |
| 2.3 基于FPGA的高速以太网传输接口设计 | 第20-21页 |
| 2.4 基于FPGA的高速以太网接口的功能需求和性能指标 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第三章 以太网相关协议概述 | 第23-34页 |
| 3.1 以太网技术简介 | 第23页 |
| 3.2 千兆以太网体系 | 第23-24页 |
| 3.3 以太网协议规范介绍 | 第24-26页 |
| 3.4 以太网MAC协议 | 第26-30页 |
| 3.4.1 以太网数据帧的发送与接收 | 第26-27页 |
| 3.4.2 以太网传输机制和帧格式 | 第27-29页 |
| 3.4.3 以太网MAC的流量控制 | 第29-30页 |
| 3.5 简化的以太网协议栈 | 第30-33页 |
| 3.6 本章小结 | 第33-34页 |
| 第四章 高速以太网接口的以太网MAC控制器设计 | 第34-55页 |
| 4.1 整体设计方案 | 第34-37页 |
| 4.2 基于FPGA的千兆以太网MAC控制器实现方案 | 第37-41页 |
| 4.2.1 以太网MAC控制器的整体设计方案 | 第37-40页 |
| 4.2.2 Xilinx的千兆以太网解决方案 | 第40-41页 |
| 4.3 嵌入式千兆以太网MAC核 | 第41-43页 |
| 4.4 以太网 1000BASE-X PCS/PMA或SGMII核 | 第43-49页 |
| 4.4.1 SGMII自适应模块 | 第44-47页 |
| 4.4.2 以太网 1000BASE-X PCS/PMA核 | 第47-48页 |
| 4.4.3 GTX收发器 | 第48-49页 |
| 4.5 以太网MAC控制器接口模块设计与功能实现 | 第49-53页 |
| 4.5.1 GMII接口实现 | 第50-52页 |
| 4.5.2 GMII并行接口到SGMII串行接口的过渡 | 第52页 |
| 4.5.3 SGMII接口实现 | 第52-53页 |
| 4.6 本章小结 | 第53-55页 |
| 第五章 用户逻辑实现数据帧格式的解析与封装 | 第55-71页 |
| 5.1 整体实现架构 | 第55-57页 |
| 5.2 数据包接收模块 | 第57-59页 |
| 5.3 寄存器地址解析模块 | 第59-62页 |
| 5.4 自定义协议数据包解析模块 | 第62-66页 |
| 5.5 数据包发送模块 | 第66-70页 |
| 5.6 本章小结 | 第70-71页 |
| 第六章 测试与分析 | 第71-92页 |
| 6.1 高速以太网接口数据包的传输过程 | 第71-72页 |
| 6.2 高速以太网接口数据包的传输测试 | 第72-75页 |
| 6.3 上位机PC端VS软件控制 | 第75-78页 |
| 6.4 数据包的传输准确性测试 | 第78-81页 |
| 6.4.1 数据包的捕获和解析 | 第78-80页 |
| 6.4.2 数据采集 | 第80-81页 |
| 6.5 数据包的传输性能测试 | 第81-90页 |
| 6.5.1 网络协议包分析器 | 第82页 |
| 6.5.2 WireShark抓取数据包并做出分析 | 第82-86页 |
| 6.5.3 WireShark统计并分析数据包的传输性能 | 第86-90页 |
| 6.6 高速以太网接口数据包传输测试结果分析 | 第90-91页 |
| 6.7 本章小结 | 第91-92页 |
| 第七章 全文总结与展望 | 第92-94页 |
| 7.1 全文总结 | 第92-93页 |
| 7.2 后续工作展望 | 第93-94页 |
| 致谢 | 第94-95页 |
| 参考文献 | 第95-97页 |
| 学位论文评审后修改说明表 | 第97-98页 |
| 学位论文答辩后勘误修订说明表 | 第98-99页 |
