| 致谢 | 第4-6页 |
| 摘要 | 第6-8页 |
| ABSTRACT | 第8-10页 |
| 第一章 引言 | 第15-26页 |
| 1.1 课题的研究背景与研究意义 | 第15-16页 |
| 1.2 课题的主要应用环境 | 第16-17页 |
| 1.2.1 电磁量能器 | 第16-17页 |
| 1.2.2 大面积触发计数器 | 第17页 |
| 1.2.3 飞行时间探测器 | 第17页 |
| 1.3 几种多探测单元读出电子学系统介绍 | 第17-24页 |
| 1.3.1 ALICE TPC前端读出电子学系统 | 第17-19页 |
| 1.3.2 BESIII飞行时间读出电子学系统 | 第19-22页 |
| 1.3.3 MAGIC实验电子学系统 | 第22-24页 |
| 1.4 课题研究的内容 | 第24-26页 |
| 第二章 核测量方法与读出电子学 | 第26-56页 |
| 2.1 电荷测量 | 第26-32页 |
| 2.1.1 电荷-幅度转换 | 第26-31页 |
| 2.1.1.1 基于电压灵敏放大的幅度转换 | 第28-29页 |
| 2.1.1.2 基于电流灵敏放大的幅度转换 | 第29-30页 |
| 2.1.1.3 基于电荷灵敏放大的幅度转换 | 第30页 |
| 2.1.1.4 基于综合型芯片的的幅度转换 | 第30-31页 |
| 2.1.2 电荷时间变换 | 第31-32页 |
| 2.2 时间测量 | 第32-39页 |
| 2.2.1 定时甄别方法 | 第32-37页 |
| 2.2.1.1 前沿定时 | 第32-33页 |
| 2.2.1.2 恒比定时 | 第33-35页 |
| 2.2.1.3 差分双阈甄别 | 第35-36页 |
| 2.2.1.4 几种定时甄别方法的总结 | 第36-37页 |
| 2.2.2 时间数字变换 | 第37-39页 |
| 2.2.2.1 计数型时间-数字变换 | 第37-38页 |
| 2.2.2.2 时间幅度变换 | 第38-39页 |
| 2.3 波形数字化技术 | 第39-55页 |
| 2.3.1 基于FADC的波形数字化技术 | 第40-42页 |
| 2.3.2 基于SCA的波形数字化技术的应用 | 第42-43页 |
| 2.3.3 主流的几种SCA芯片介绍 | 第43-55页 |
| 2.3.3.1 ATWD芯片 | 第44-45页 |
| 2.3.3.2 ARS和SAM芯片 | 第45-46页 |
| 2.3.3.3 LABRADOR芯片 | 第46-47页 |
| 2.3.3.4 DRS4芯片 | 第47-55页 |
| 2.4 小结 | 第55-56页 |
| 第三章 基于电荷积分式ASIC芯片的电子学读出系统设计与实现 | 第56-78页 |
| 3.1 前端电子学电路设计 | 第56-68页 |
| 3.1.1 电荷测量方案 | 第56-57页 |
| 3.1.2 FEC整体结构 | 第57-68页 |
| 3.1.2.1 VA32 ASIC芯片介绍 | 第58-60页 |
| 3.1.2.2 关键硬件电路介绍 | 第60-67页 |
| 3.1.2.3 读出与控制逻辑 | 第67-68页 |
| 3.1.2.4 电气接口 | 第68页 |
| 3.2 数据获取板DAQ的设计 | 第68-73页 |
| 3.2.1 总体方案 | 第69页 |
| 3.2.2 数据获取模块 | 第69-73页 |
| 3.2.2.1 硬件设计 | 第69-71页 |
| 3.2.2.2 FPGA及逻辑设计 | 第71-73页 |
| 3.3 系统的信号互连 | 第73-74页 |
| 3.4 数据获取上位机软件 | 第74-78页 |
| 3.4.1 软件需求分析 | 第74页 |
| 3.4.2 软件架构 | 第74-75页 |
| 3.4.3 硬件接口 | 第75-76页 |
| 3.4.4 上位机软件界面 | 第76-78页 |
| 第四章 基于开关电容阵列式ASIC芯片的电子学读出系统设计 | 第78-104页 |
| 4.1 系统设计的原则及技术路线 | 第78-79页 |
| 4.2 系统整体结构 | 第79-97页 |
| 4.2.1 模拟信号输入缓冲模块 | 第80-84页 |
| 4.2.1.1 信号的接收和驱动单元设计 | 第81-83页 |
| 4.2.1.2 信号隔离单元 | 第83-84页 |
| 4.2.2 DRS4波形釆样模块 | 第84页 |
| 4.2.3 采集控制模块 | 第84-92页 |
| 4.2.3.1 模数转换单元设计 | 第85-90页 |
| 4.2.3.2 数字信号处理模块的设计 | 第90-92页 |
| 4.2.4 校准模块 | 第92-93页 |
| 4.2.5 电源管理单元电路 | 第93-94页 |
| 4.2.6 电路板级联硬件设计 | 第94-95页 |
| 4.2.7 其它考虑 | 第95-97页 |
| 4.2.7.1 降额设计 | 第95-96页 |
| 4.2.7.2 EMC设计 | 第96-97页 |
| 4.2.7.3 防静电设计 | 第97页 |
| 4.3 采集控制模块的FPGA逻辑设计 | 第97-100页 |
| 4.3.1 用户逻辑FPGA硬件逻辑设计 | 第97-99页 |
| 4.3.2 通信接口FPGA硬件逻辑设计 | 第99-100页 |
| 4.4 USB接口 | 第100页 |
| 4.5 采集控制模块的软件实现 | 第100-104页 |
| 4.5.1 上位机软件结构 | 第100-102页 |
| 4.5.2 图形用户界面 | 第102-104页 |
| 第五章 电子学系统性能测试与分析 | 第104-123页 |
| 5.1 核电子学读出系统的主要性能指标 | 第104-105页 |
| 5.1.1 系统微分非线性 | 第104-105页 |
| 5.1.2 系统积分非线性 | 第105页 |
| 5.2 系统误差来源及分析 | 第105-106页 |
| 5.2.1 静态误差 | 第105页 |
| 5.2.2 动态误差 | 第105-106页 |
| 5.3 基于VA32 ASIC芯片的电子学读出系统的测试 | 第106-113页 |
| 5.3.1 电子学系统测试 | 第106-113页 |
| 5.3.1.1 系统的基线和等效噪声测试 | 第106-107页 |
| 5.3.1.2 通道线性测试 | 第107-111页 |
| 5.3.1.3 通道间串扰测试 | 第111页 |
| 5.3.1.4 数据读出测试 | 第111-112页 |
| 5.3.1.5 稳定性测试 | 第112页 |
| 5.3.1.6 系统增益和动态范围测试 | 第112-113页 |
| 5.3.1.7 过压保护测试 | 第113页 |
| 5.4 基于DRS4 ASIC芯片的电子学读出系统的测试 | 第113-122页 |
| 5.4.1 系统性能和指标测试 | 第113-119页 |
| 5.4.1.1 系统非线性、噪声测试 | 第114-115页 |
| 5.4.1.2 正弦波信号测试 | 第115-116页 |
| 5.4.1.3 系统增益、动态范围测试 | 第116-117页 |
| 5.4.1.4 采样系统有效位评估 | 第117-118页 |
| 5.4.1.5 系统时间分辨测试 | 第118-119页 |
| 5.4.1.6 系统的其它性能测试 | 第119页 |
| 5.4.2 系统的修正 | 第119-122页 |
| 5.4.2.1 DRS4采样单元直流偏置修正 | 第119-121页 |
| 5.4.2.2 DRS4采样间隔不均匀性的修正 | 第121-122页 |
| 5.5 小结 | 第122-123页 |
| 第六章：电子学系统的应用 | 第123-136页 |
| 6.1 基于VA32 ASIC芯片的电子学读出系统的应用 | 第123-128页 |
| 6.1.1 与塑闪阵列探测器的联调测试 | 第123-127页 |
| 6.1.1.1 测试系统组建 | 第124-125页 |
| 6.1.1.2 实验结果 | 第125-127页 |
| 6.1.2 系统其它应用 | 第127-128页 |
| 6.2 基于DRS4 ASIC芯片的电子学读出系统的应用 | 第128-134页 |
| 6.2.1 LABR3阵列探测器的联调测试 | 第128-133页 |
| 6.2.1.1 测试系统组建 | 第130-131页 |
| 6.2.1.2 数据分析 | 第131-133页 |
| 6.2.2 系统其它应用 | 第133-134页 |
| 6.3 小结 | 第134-136页 |
| 第七章：总结和展望 | 第136-139页 |
| 7.1 总结和展望 | 第136-139页 |
| 7.1.1 总结 | 第136-137页 |
| 7.1.2 展望 | 第137-139页 |
| 参考文献 | 第139-144页 |
| 附录 | 第144-147页 |
| 作者简历 | 第147-148页 |
| 发表文章 | 第148页 |
