| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第12-18页 |
| 1.1 研究背景 | 第12-14页 |
| 1.2 振荡器的发展与现状 | 第14-16页 |
| 1.3 本文主要内容及组织架构 | 第16-18页 |
| 第2章 系统分析与设计 | 第18-41页 |
| 2.1 MIPI-DSI协议介绍 | 第18-21页 |
| 2.2 MIPI-DIS两种通讯模式分析 | 第21-25页 |
| 2.2.1 HS模式 | 第21-22页 |
| 2.2.2 LP模式 | 第22-25页 |
| 2.3 自适应时钟振荡器的实现框架 | 第25-26页 |
| 2.4 关键模块实现方案对比 | 第26-40页 |
| 2.4.1 波特率检测电路 | 第26-32页 |
| 2.4.2 可调振荡器电路 | 第32-38页 |
| 2.4.3 振荡器控制信号产生模块 | 第38-40页 |
| 2.5 本章小结 | 第40-41页 |
| 第3章 自适应时钟振荡器电路设计 | 第41-61页 |
| 3.1 延时链波特率采样电路 | 第42-47页 |
| 3.1.1 采样延时单元 | 第42-43页 |
| 3.1.2 采样延时链 | 第43-44页 |
| 3.1.3 采样控制电路 | 第44-47页 |
| 3.2 延时链反馈控制振荡器电路 | 第47-52页 |
| 3.2.1 振荡延时单元 | 第48-49页 |
| 3.2.2 振荡延时链 | 第49页 |
| 3.2.3 数字延时控制电路 | 第49-51页 |
| 3.2.4 振荡控制电路 | 第51-52页 |
| 3.2.5 占空比调整电路 | 第52页 |
| 3.3 延时链振荡器整体电路实现 | 第52-60页 |
| 3.3.1 整体电路 | 第52-54页 |
| 3.3.2 延时链参数确定及多输入或门的设计 | 第54-55页 |
| 3.3.3 本案电路功能指标分析 | 第55-56页 |
| 3.3.4 仿真验证结果 | 第56-60页 |
| 3.4 本章小结 | 第60-61页 |
| 第4章 版图设计 | 第61-66页 |
| 4.1 延时单元版图设计 | 第61-62页 |
| 4.2 延时链及数字延时控制电路版图设计 | 第62-64页 |
| 4.2.1 延时链与数字延时控制电路的版图布局整合 | 第62-63页 |
| 4.2.2 整合后的基本单元版图设计 | 第63-64页 |
| 4.2.3 整合后延时链与数字延时控制电路整体版图设计 | 第64页 |
| 4.3 延时链自适应时钟振荡器总体电路版图设计 | 第64-65页 |
| 4.4 本章小结 | 第65-66页 |
| 第5章 测试结果与分析 | 第66-69页 |
| 5.1 测试结果 | 第66-68页 |
| 5.1.1 测试模式下波形 | 第66-67页 |
| 5.1.2 MIPI-DSI低速模式通讯波形 | 第67-68页 |
| 5.2 测试结果分析 | 第68-69页 |
| 总结展望 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 致谢 | 第72页 |