| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 引言 | 第11-12页 |
| 1 绪论 | 第12-19页 |
| 1.1 课题研究背景及意义 | 第12-13页 |
| 1.2 文献综述 | 第13-17页 |
| 1.2.1 红外成像技术发展概况 | 第13-16页 |
| 1.2.2 基于FPGA的图像处理技术发展概况 | 第16-17页 |
| 1.3 论文的主要工作及结构安排 | 第17-19页 |
| 2 红外图像增强技术 | 第19-34页 |
| 2.1 红外图像的成像原理与特点 | 第19-21页 |
| 2.2 红外图像的非均匀性校正 | 第21-27页 |
| 2.2.1 两点温度定标算法 | 第22-24页 |
| 2.2.2 LMS自适应非均匀校正算法 | 第24-27页 |
| 2.3 红外图像直方图 | 第27-31页 |
| 2.3.1 红外图像直方图的特点 | 第27-29页 |
| 2.3.2 直方图均衡技术 | 第29-31页 |
| 2.4 自适应分段线性变换 | 第31-33页 |
| 2.5 本章小结 | 第33-34页 |
| 3 FPGA的开发与实现 | 第34-44页 |
| 3.1 FPGA技术 | 第34-38页 |
| 3.1.1 FPGA的优点 | 第34-35页 |
| 3.1.2 FPGA的结构和工作原理 | 第35-36页 |
| 3.1.3 Cyclone IV FPGA特性 | 第36-38页 |
| 3.2 硬件描述语言 | 第38-40页 |
| 3.2.1 HDL简介 | 第38页 |
| 3.2.2 Verilog硬件描述语言 | 第38-40页 |
| 3.3 基于QUARTUS II的FPGA开发 | 第40-43页 |
| 3.3.1 QUARTUS II开发平台 | 第40页 |
| 3.3.2 FPGA开发流程 | 第40-43页 |
| 3.4 本章小结 | 第43-44页 |
| 4 红外夜视图像增强系统设计 | 第44-68页 |
| 4.1 顶层模块设计 | 第44-46页 |
| 4.2 红外图像存储模块设计 | 第46-53页 |
| 4.2.1 DDR2 SDRAM控制器原理 | 第46页 |
| 4.2.2 DDR2 SDRAM的特点和结构 | 第46-48页 |
| 4.2.3 DDR2 SDRAM的控制信号模式 | 第48-49页 |
| 4.2.4 DDR2 SDRAM的模块设计 | 第49-51页 |
| 4.2.5 DDR2 SDRAM控制器的配置与FPGA数据仿真 | 第51-53页 |
| 4.3 红外图像采集模块设计 | 第53-61页 |
| 4.3.1 ADV7180视频解码芯片简介 | 第54-56页 |
| 4.3.2 ITU-R BT.656 视频标准 | 第56-58页 |
| 4.3.3 视频采集模块模块设计 | 第58-61页 |
| 4.4 LCD红外图像实时显示模块设计 | 第61-67页 |
| 4.4.1 LCD硬件结构介绍 | 第61-63页 |
| 4.4.2 LCD时序分析 | 第63-64页 |
| 4.4.3 图像显示模块设计 | 第64-67页 |
| 4.5 本章小结 | 第67-68页 |
| 5 基于FPGA的红外夜视图像增强系统的实现 | 第68-83页 |
| 5.1 红外视频图像格式转换算法实现 | 第68-70页 |
| 5.2 IIR数字滤波去噪的硬件实现 | 第70-77页 |
| 5.2.1 IIR数字滤波去噪原理 | 第70-72页 |
| 5.2.2 IIR数字滤波器模块设计 | 第72-74页 |
| 5.2.3 IIR数字滤波器逻辑仿真与验证 | 第74-77页 |
| 5.3 联合调试与系统成像 | 第77-82页 |
| 5.3.1 In-System Sources and Probes IP核配置 | 第77页 |
| 5.3.2 联合调试 | 第77-80页 |
| 5.3.3 系统成像 | 第80-82页 |
| 5.4 本章小结 | 第82-83页 |
| 结论 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 在学研究成果 | 第89-90页 |
| 致谢 | 第90-91页 |