| 摘要 | 第3-5页 |
| abstract | 第5-6页 |
| 注释表 | 第14-16页 |
| 第1章 引言 | 第16-21页 |
| 1.1 移动通信发展进程 | 第16-17页 |
| 1.2 LTE-A关键技术 | 第17-18页 |
| 1.2.1 OFDM | 第17-18页 |
| 1.2.2 增强型MIMO | 第18页 |
| 1.3 论文研究背景及意义 | 第18-20页 |
| 1.4 论文内容及结构安排 | 第20-21页 |
| 第2章 LTE-A容量测试系统 | 第21-29页 |
| 2.1 LTE-A基站容量测试仪主要功能 | 第21-22页 |
| 2.2 LTE-A基站容量测试仪系统 | 第22-24页 |
| 2.2.1 芯片选型 | 第23-24页 |
| 2.3 基带处理平台中高速串行接口的选用 | 第24-28页 |
| 2.3.1 高速串行接口发展现状 | 第24-26页 |
| 2.3.2 容量测试系统基带平台高速传输方案 | 第26-27页 |
| 2.3.3 高速串行接口主要研究方法 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第3章 基带平台并行EMIF接口 | 第29-35页 |
| 3.1 EMIF接口简介 | 第29-31页 |
| 3.1.1 EMIFA接口主要信号介绍 | 第29-30页 |
| 3.1.2 EMIFA接口协议 | 第30-31页 |
| 3.2 项目中EMIFA接口设计 | 第31-32页 |
| 3.2.1 EMIFA接口FPGA端设计 | 第31-32页 |
| 3.3 板级验证结果分析 | 第32-34页 |
| 3.4 本章小结 | 第34-35页 |
| 第4章 高速串行接口的应用设计 | 第35-64页 |
| 4.1 SRIO简介 | 第35-39页 |
| 4.2 基于FPGA的SRIO设计 | 第39-48页 |
| 4.2.1 逻辑层协议设计与实现 | 第41-42页 |
| 4.2.2 时钟和复位设计 | 第42-43页 |
| 4.2.3 触发方式设计 | 第43-46页 |
| 4.2.4 一次触发传输的数据量 | 第46-48页 |
| 4.3 基于DSP的SRIO设计 | 第48-49页 |
| 4.4 选择 PCI-E 接口的原因 | 第49-50页 |
| 4.5 PCI-E 简介 | 第50页 |
| 4.6 基于FPGA的PCI-E设计 | 第50-59页 |
| 4.6.1 网络层协议的帧结构 | 第51页 |
| 4.6.2 网络层协议的FPGA实现简介 | 第51-53页 |
| 4.6.3 设备互联模块的FPGA设计 | 第53页 |
| 4.6.4 信道申请模块的设计 | 第53-55页 |
| 4.6.5 发送模块的设计 | 第55-57页 |
| 4.6.6 接收模块的设计 | 第57-59页 |
| 4.7 网卡驱动 | 第59-63页 |
| 4.7.1 Linux网络设备驱动程序的体系结构 | 第59-60页 |
| 4.7.2 网络驱动结构核心结构体 | 第60-61页 |
| 4.7.3 网络驱动程序的编写及实现原理 | 第61-63页 |
| 4.8 本章小结 | 第63-64页 |
| 第5章 高速串行接口在项目中的实现 | 第64-77页 |
| 5.1 开发平台 | 第64-66页 |
| 5.1.1 硬件平台 | 第64-65页 |
| 5.1.2 软件平台 | 第65-66页 |
| 5.2 开发流程 | 第66-67页 |
| 5.2.1 FPGA开发流程 | 第66-67页 |
| 5.2.2 DSP开发流程 | 第67页 |
| 5.3 SRIO在LTE-A物理层下行接收中的应用 | 第67-71页 |
| 5.4 PCI-E的应用与实现 | 第71-75页 |
| 5.5 高速串行接口应用分析 | 第75-76页 |
| 5.6 本章小结 | 第76-77页 |
| 第6章 总结与展望 | 第77-79页 |
| 6.1 论文工作总结 | 第77页 |
| 6.2 未来工作展望 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 致谢 | 第83-84页 |
| 攻读硕士学位期间从事的科研工作及取得的成果 | 第84页 |