基于FPGA的全彩色LED同步显示屏控制系统的设计
| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-20页 |
| 1.1 LED 显示屏系统概述 | 第11-13页 |
| 1.1.1 LED 显示屏发展回顾 | 第11-12页 |
| 1.1.2 LED 显示屏的分类 | 第12-13页 |
| 1.1.3 LED 显示屏的发展趋势 | 第13页 |
| 1.2 计算机图像显示技术相关知识介绍 | 第13-15页 |
| 1.3 FPGA 及开发工具介绍 | 第15-18页 |
| 1.3.1 FPGA 芯片介绍 | 第15-16页 |
| 1.3.2 硬件描述语言 | 第16-18页 |
| 1.4 课题来源、意义及主要研究内容 | 第18-20页 |
| 1.4.1 课题来源 | 第18页 |
| 1.4.2 课题意义 | 第18页 |
| 1.4.3 论文研究内容 | 第18-20页 |
| 第二章 系统总体设计 | 第20-28页 |
| 2.1 设计要求 | 第20页 |
| 2.2 视频源获取 | 第20-23页 |
| 2.2.1 VGA 接口 | 第20-21页 |
| 2.2.2 DVI 接口 | 第21-23页 |
| 2.3 灰度实现 | 第23-26页 |
| 2.4 系统总体框架 | 第26-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 DVI 解码电路设计 | 第28-36页 |
| 3.1 数字视频接口(DVI) | 第28页 |
| 3.1.1 DVI 接口简介 | 第28页 |
| 3.1.2 DVI 体系结构 | 第28页 |
| 3.2 T.M.D.S.介绍 | 第28-31页 |
| 3.2.1 T.M.D.S.的链路结构 | 第28-29页 |
| 3.2.2 T.M.D.S.的时钟同步 | 第29-30页 |
| 3.2.3 T.M.D.S 编码与解码 | 第30-31页 |
| 3.3 DVI 与DDC 接口 | 第31页 |
| 3.4 DVI 解码电路设计 | 第31-35页 |
| 3.4.1 DVI 解码芯片 | 第32-34页 |
| 3.4.2 串行EEPROM | 第34-35页 |
| 3.5 本章小结 | 第35-36页 |
| 第四章 发送系统设计 | 第36-56页 |
| 4.1 发送系统电路设计 | 第36-46页 |
| 4.1.1 发送系统原理框图 | 第36页 |
| 4.1.2 电源电路 | 第36-37页 |
| 4.1.3 FPGA 芯片及其配置电路 | 第37-41页 |
| 4.1.4 RAM 芯片[35 ] | 第41-43页 |
| 4.1.5 以太网芯片及其接口电路 | 第43-46页 |
| 4.2 发送系统的FPGA 软件设计 | 第46-55页 |
| 4.2.1 发送系统FPGA 控制器总体设计框图 | 第46-47页 |
| 4.2.2 写SRAM 地址发生器模块 | 第47-48页 |
| 4.2.3 读SRAM 地址发生器模块 | 第48-50页 |
| 4.2.4 读/写SRAM 过程控制模块 | 第50-54页 |
| 4.2.5 以太网发送控制模块 | 第54-55页 |
| 4.3 本章小结 | 第55-56页 |
| 第五章 接收系统设计 | 第56-66页 |
| 5.1 接收系统电路设计 | 第56-57页 |
| 5.2 接收系统的FPGA 软件设计 | 第57-65页 |
| 5.2.1 接收系统FPGA 控制器总体设计框图 | 第57-58页 |
| 5.2.2 以太网接收控制模块 | 第58-61页 |
| 5.2.3 写SRAM 地址发生模块 | 第61-62页 |
| 5.2.4 读SRAM 地址发生模块 | 第62-63页 |
| 5.2.5 SRAM 读写控制模块 | 第63-64页 |
| 5.2.6 LED 显示屏扫描模块 | 第64-65页 |
| 5.3 本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录 | 第69-72页 |
| 致谢 | 第72-73页 |
| 攻读硕士学位期间发表学术论文情况 | 第73页 |
