| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 目录 | 第6-8页 |
| 1 绪论 | 第8-14页 |
| 1.1 课题背景和意义 | 第8页 |
| 1.2 NAND Flash 存储器介绍 | 第8-10页 |
| 1.3 常用纠错码分析 | 第10页 |
| 1.4 NAND Flash 控制器研究现状 | 第10-11页 |
| 1.5 本文的主要内容及结构安排 | 第11-14页 |
| 2 BCH 码和 NAND Flash 存储器的理论基础 | 第14-27页 |
| 2.1 有限域和线性分组码 | 第14-16页 |
| 2.2 BCH 码 | 第16-19页 |
| 2.3 NAND Flash 的存储架构和外部接口 | 第19-22页 |
| 2.4 NAND Flash 的操作时序 | 第22-26页 |
| 2.5 本章小结 | 第26-27页 |
| 3 BCH 编译码模块设计 | 第27-42页 |
| 3.1 BCH 码参数设计 | 第27-28页 |
| 3.2 并行 BCH 编码器设计 | 第28-31页 |
| 3.3 并行 BCH 译码器设计 | 第31-40页 |
| 3.4 本章小节 | 第40-42页 |
| 4 NAND Flash 控制器主控模块设计 | 第42-52页 |
| 4.1 NAND Flash 控制器的总体架构 | 第42-43页 |
| 4.2 主控模块设计 | 第43-48页 |
| 4.3 控制器的主要操作 | 第48-51页 |
| 4.4 本章小节 | 第51-52页 |
| 5 仿真验证与综合版图 | 第52-66页 |
| 5.1 功能仿真 | 第52-59页 |
| 5.2 FPGA 验证 | 第59-64页 |
| 5.3 综合与版图 | 第64-65页 |
| 5.4 本章小结 | 第65-66页 |
| 6 总结与展望 | 第66-68页 |
| 6.1 总结 | 第66-67页 |
| 6.2 展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |