中继平台上的SC-FDE系统方案研究与FPGA实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 SC-FDE简介 | 第8-9页 |
| 1.2 课题背景及国内外研究现状 | 第9-10页 |
| 1.3 论文内容结构的安排 | 第10-12页 |
| 第二章 时域均衡技术研究 | 第12-19页 |
| 2.1 多径信道 | 第12页 |
| 2.2 均衡 | 第12-16页 |
| 2.2.1 线性均衡器 | 第13-16页 |
| 2.2.2 反馈判决均衡器 | 第16页 |
| 2.2.3 自适应均衡 | 第16页 |
| 2.3 均衡器效果图 | 第16-18页 |
| 2.4 本章小结 | 第18-19页 |
| 第三章 SC-FDE技术研究 | 第19-29页 |
| 3.1 SC-FDE介绍 | 第19-20页 |
| 3.2 SC-FDE系统原理 | 第20-27页 |
| 3.2.1 独特字(UW) | 第20-21页 |
| 3.2.2 SC-FDE理论分析 | 第21-25页 |
| 3.2.3 频域均衡滤波器结构 | 第25-26页 |
| 3.2.4 同步偏移对SC-FDE系统性能的影响 | 第26-27页 |
| 3.3 时域均衡与频域均衡的复杂度对比 | 第27-28页 |
| 3.4 本章小结 | 第28-29页 |
| 第四章 同步算法研究 | 第29-44页 |
| 4.1 位同步 | 第29-32页 |
| 4.1.1 自同步 | 第29-31页 |
| 4.1.2 外同步 | 第31-32页 |
| 4.2 帧同步算法 | 第32-38页 |
| 4.2.1 经典同步算法研究 | 第33-36页 |
| 4.2.2 频域算法 | 第36-38页 |
| 4.3 改进的滑动窗算法 | 第38-41页 |
| 4.4 频偏的影响以及同步性能仿真 | 第41-42页 |
| 4.5 算法复杂度分析 | 第42页 |
| 4.6 本章小结 | 第42-44页 |
| 第五章 基于FPGA的SC-FDE整体系统设计 | 第44-61页 |
| 5.1 SC-FDE整体系统方案设计 | 第44-45页 |
| 5.2 同步子系统设计 | 第45-54页 |
| 5.2.1 系统任务 | 第46页 |
| 5.2.2 系统接口 | 第46页 |
| 5.2.3 模块划分 | 第46-47页 |
| 5.2.4 同步子系统方案与框图 | 第47-48页 |
| 5.2.5 系统参数 | 第48-49页 |
| 5.2.6 模块详细设计 | 第49-54页 |
| 5.3 同步子系统仿真与调试 | 第54-55页 |
| 5.4 同步子系统性能指标与资源消耗分析 | 第55-56页 |
| 5.5 FDE子系统设计 | 第56-57页 |
| 5.5.1 FDE子系统方案与框图 | 第56页 |
| 5.5.2 FDE子系统模块设计 | 第56-57页 |
| 5.6 同步子系统与FDE子系统联合 | 第57-59页 |
| 5.7 SC-FDE整体系统性能与资源消耗 | 第59页 |
| 5.8 FPGA系统优化 | 第59-60页 |
| 5.9 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 6.1 全文内容及工作总结 | 第61页 |
| 6.2 未来工作的展望 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66-67页 |
| 攻读学位期间发表或已录用的学术论文 | 第67页 |
