摘要 | 第5-6页 |
Abstract | 第6页 |
1 绪论 | 第10-13页 |
1.1 选题背景与研究目的 | 第10页 |
1.2 可靠性理论基础和理论分析 | 第10-11页 |
1.3 本论文要解决的问题 | 第11-13页 |
2 可靠性试验的基本概念与理论基础 | 第13-22页 |
2.1 质量与可靠性 | 第13-14页 |
2.2 可靠性试验的概念 | 第14页 |
2.3 可靠性试验贯穿产品全寿命周期 | 第14-16页 |
2.3.1 产品寿命周期划分 | 第14页 |
2.3.2 各阶段的可靠性试验 | 第14-16页 |
2.4 可靠性试验的目的 | 第16-17页 |
2.5 可靠性试验的分类 | 第17-20页 |
2.6 可靠性试验考虑的主要方面 | 第20-22页 |
3 集成电路初步认识 | 第22-24页 |
3.1 集成电路的分类及比较 | 第22-24页 |
3.1.1 集成电路和分立元件电路性能比较 | 第22页 |
3.1.2 集成电路的可靠性 | 第22页 |
3.1.3 单片集成电路与混合集成电路 | 第22页 |
3.1.4 薄膜电路与厚膜电路 | 第22-23页 |
3.1.5 工艺类型 | 第23-24页 |
4 失效模式分析与改进措施研究的理论构架 | 第24-31页 |
4.1 军用集成电路失效分析技术 | 第24-28页 |
4.1.1 收集失效现场数据 | 第24-25页 |
4.1.2 以失效分析为目的的电侧试 | 第25-26页 |
4.1.3 非破坏性分析 | 第26页 |
4.1.4 打开封装 | 第26页 |
4.1.5 镜检 | 第26-27页 |
4.1.6 通电激励和失效定位 | 第27-28页 |
4.1.7 军用半导体集成电路的主要失效模式 | 第28页 |
4.1.8 军用厚膜混合集成电路的主要失效模式 | 第28页 |
4.2 军用集成电路失效机理 | 第28-29页 |
4.2.1 军用半导体集成电路的失效机理 | 第28页 |
4.2.2 厚膜混合集成电路的失效机理 | 第28-29页 |
4.3 军用集成电路可靠性设计技术 | 第29-30页 |
4.3.1 简化设计 | 第29页 |
4.3.2 低功耗设计 | 第29-30页 |
4.3.3 保护电路设计 | 第30页 |
4.3.4 针对元器件的稳定参数和典型特性进行设计 | 第30页 |
4.4 小结 | 第30-31页 |
5 军用集成电路的二次筛选技术 | 第31-34页 |
5.1 半导体集成电路二次筛选方法 | 第31-32页 |
5.2 厚膜混合集成电路二次筛选技术 | 第32-33页 |
5.3 小结 | 第33-34页 |
6 军用集成电路典型失效模式、机理分析及可靠性试验分析 | 第34-46页 |
6.1 半导体集成电路失效模式和机理分析 | 第34-36页 |
6.1.1 分装失效 | 第34页 |
6.1.2 引线键合失效 | 第34页 |
6.1.3 芯片粘结失效 | 第34页 |
6.1.4 体硅缺陷 | 第34页 |
6.1.5 氧化层缺陷 | 第34-35页 |
6.1.6 铝金属缺陷 | 第35页 |
6.1.7 静电损伤 | 第35-36页 |
6.2 军用厚膜混合集成电路失效模式与机理分析 | 第36-37页 |
6.2.1 器件失效 | 第36页 |
6.2.2 互联失效 | 第36-37页 |
6.2.3 基片失效 | 第37页 |
6.2.4 封装失效 | 第37页 |
6.2.5 玷污失效 | 第37页 |
6.3 军用集成电路可靠性试验分析 | 第37-41页 |
6.3.1 气密性试验 | 第37-39页 |
6.3.2 键合强度试验 | 第39页 |
6.3.3 粘结强度试验 | 第39页 |
6.3.4 高加速应力试验 | 第39页 |
6.3.5 温度循环试验 | 第39-40页 |
6.3.6 老炼应力筛选试验 | 第40-41页 |
6.4 军用集成电路失效机理分析以及改进措施研究的工程实践 | 第41-44页 |
6.4.1 确定失效分析方案 | 第41-42页 |
6.4.2 实施失效分析方案 | 第42-44页 |
6.4.3 得出失效分析结论 | 第44页 |
6.4.4 提出改进措施 | 第44页 |
6.5 小结 | 第44-46页 |
7 论文取得的成果及今后研究的方向 | 第46-47页 |
7.1 论文取得的成果 | 第46页 |
7.2 今后研究的方向 | 第46-47页 |
8 结束语 | 第47-48页 |
致谢 | 第48-49页 |
参考文献 | 第49-50页 |