DDR存储系统访存性能的解析建模与验证
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题的研究背景与意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 研究内容与设计指标 | 第12-13页 |
| 1.3.1 研究内容 | 第12-13页 |
| 1.3.2 设计指标 | 第13页 |
| 1.4 论文的章节安排 | 第13-15页 |
| 第二章 DDR存储系统概述 | 第15-31页 |
| 2.1 DDR存储系统简介 | 第15-20页 |
| 2.1.1 DDR-SDRAM颗粒简介 | 第16-18页 |
| 2.1.2 DDR存储控制器简介 | 第18-20页 |
| 2.2 DDR存储系统的访存性能 | 第20-24页 |
| 2.2.1 DDR存储系统的访存延时 | 第20-23页 |
| 2.2.2 DDR存储系统的访存带宽 | 第23-24页 |
| 2.3 DDR存储系统解析建模典型方案 | 第24-29页 |
| 2.3.1 DDR存储系统解析模型简介 | 第24-25页 |
| 2.3.2 访存延时的解析模型方案 | 第25-27页 |
| 2.3.3 访存带宽的解析模型方案 | 第27-29页 |
| 2.4 本章小结 | 第29-31页 |
| 第三章 DDR存储系统访存性能解析建模 | 第31-45页 |
| 3.1 访存延时的解析建模 | 第31-41页 |
| 3.1.1 DDR存储系统访存延时的组成 | 第31-33页 |
| 3.1.2 存储器服务时间评估 | 第33-37页 |
| 3.1.3 基于排队论的访存请求排队延时 | 第37-40页 |
| 3.1.4 DDR存储器延时 | 第40-41页 |
| 3.2 访存带宽解析建模 | 第41-44页 |
| 3.2.1 DDR利用率与DDR效率 | 第41-42页 |
| 3.2.2 访存请求的带宽建模 | 第42-44页 |
| 3.3 本章小结 | 第44-45页 |
| 第四章 DDR存储系统解析模型的验证 | 第45-61页 |
| 4.1 DRAMSim2简介 | 第45-50页 |
| 4.1.1 DRAMSim2基本结构 | 第45-47页 |
| 4.1.2 DRAMSim2基本参数 | 第47-50页 |
| 4.2 实验环境 | 第50-54页 |
| 4.2.1 实验配置 | 第51-52页 |
| 4.2.2 基准测试程序 | 第52-54页 |
| 4.3 访存性能解析模型的验证与分析 | 第54-60页 |
| 4.3.1 访存实时参数的提取 | 第54-55页 |
| 4.3.2 访存延时解析模型的验证 | 第55-57页 |
| 4.3.3 访存带宽解析模型的验证 | 第57-59页 |
| 4.3.4 实验结果分析 | 第59-60页 |
| 4.4 本章小结 | 第60-61页 |
| 第五章 总结和展望 | 第61-63页 |
| 5.1 总结 | 第61-62页 |
| 5.2 展望 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67-69页 |
| 攻读硕士学位期间发表的论文 | 第69页 |
