SIFT算法的图像特征处理模块的芯片设计研究
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第13-23页 |
| 1.1 背景综述 | 第13-17页 |
| 1.2 国内外研究现状 | 第17-20页 |
| 1.3 本文主要内容 | 第20-23页 |
| 第二章 原理与算法 | 第23-35页 |
| 2.1 高斯滤波原理 | 第23-26页 |
| 2.1.1 尺度空间 | 第24-25页 |
| 2.1.2 高斯函数 | 第25-26页 |
| 2.2 特征点检测原理 | 第26-30页 |
| 2.2.1 LoG算子与DoG算子 | 第28-30页 |
| 2.2.2 尺度连续性 | 第30页 |
| 2.3 梯度计算原理 | 第30-32页 |
| 2.4 描述子生成原理 | 第32-33页 |
| 2.5 本章小结 | 第33-35页 |
| 第三章 调整与优化 | 第35-45页 |
| 3.1 算法分析与软件设计 | 第35-37页 |
| 3.2 算法优化方案 | 第37-44页 |
| 3.2.1 高斯滤波优化 | 第38-41页 |
| 3.2.2 特征点检测优化 | 第41-43页 |
| 3.2.3 梯度计算优化 | 第43-44页 |
| 3.3 本章小结 | 第44-45页 |
| 第四章 硬件基础模型 | 第45-67页 |
| 4.1 流水线结构 | 第45-48页 |
| 4.2 模块化设计 | 第48-66页 |
| 4.2.1 移位寄存器模块 | 第49-51页 |
| 4.2.2 计算等待计数模块 | 第51-52页 |
| 4.2.3 计算模板准备与输入状态延迟模块 | 第52-56页 |
| 4.2.4 列计数模块 | 第56-57页 |
| 4.2.5 行列计数模块 | 第57-59页 |
| 4.2.6 输出使能模块 | 第59-63页 |
| 4.2.7 计算模块 | 第63-64页 |
| 4.2.8 乘法器模块 | 第64-65页 |
| 4.2.9 数据整合与输出模块 | 第65-66页 |
| 4.3 时间轴安排 | 第66页 |
| 4.4 本章小结 | 第66-67页 |
| 第五章 硬件系统设计 | 第67-83页 |
| 5.1 高斯滤波硬件结构 | 第67-72页 |
| 5.1.1 Buffer结构设计 | 第67-69页 |
| 5.1.2 列滤波结构设计 | 第69-70页 |
| 5.1.3 行滤波结构设计 | 第70-72页 |
| 5.2 特征点检测硬件结构 | 第72-78页 |
| 5.2.1 DoG金字塔结构设计 | 第72-74页 |
| 5.2.2 极值点检测结构设计 | 第74-76页 |
| 5.2.3 Hessian矩阵检测结构设计 | 第76-78页 |
| 5.3 梯度计算硬件结构 | 第78-81页 |
| 5.4 交互缓存硬件结构 | 第81-82页 |
| 5.5 本章小结 | 第82-83页 |
| 第六章 仿真与测试 | 第83-97页 |
| 6.1 仿真与结果 | 第83-86页 |
| 6.2 调整与影响 | 第86-96页 |
| 6.2.1 参数测试 | 第86-93页 |
| 6.2.2 过程简化 | 第93-94页 |
| 6.2.3 噪声环境 | 第94-96页 |
| 6.3 本章小结 | 第96-97页 |
| 第七章 总结与展望 | 第97-99页 |
| 致谢 | 第99-101页 |
| 参考文献 | 第101-102页 |
