数字广播通信系统中FFT的算法仿真与FPGA实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-19页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 FFT算法的发展动态 | 第10-12页 |
| 1.3 国内外相关研究现状 | 第12-14页 |
| 1.4 论文研究内容和章节安排 | 第14-19页 |
| 1.4.1 课题来源 | 第14-15页 |
| 1.4.2 课题实现方案 | 第15-16页 |
| 1.4.3 本论文的研究内容 | 第16-17页 |
| 1.4.4 本论文章节安排 | 第17-19页 |
| 第二章 快速傅里叶变换算法研究与FPGA技术 | 第19-33页 |
| 2.1 离散傅里叶变换 | 第19页 |
| 2.2 快速傅里叶变换 | 第19-24页 |
| 2.2.1 基2时域抽取FFT算法 | 第20-22页 |
| 2.2.2 基-2频域抽取FFT算法 | 第22-24页 |
| 2.3 基-8频域抽取FFT算法 | 第24-27页 |
| 2.4 FPGA技术基础 | 第27-31页 |
| 2.4.1 FPGA设计流程 | 第27-28页 |
| 2.4.2 FPGA设计原则 | 第28-29页 |
| 2.4.3 硬件描述语言Verilog HDL | 第29-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第三章 FFT系统硬件结构模块设计 | 第33-59页 |
| 3.1 FFT处理器总体设计 | 第33-35页 |
| 3.2 FFT处理器硬件架构 | 第35-39页 |
| 3.2.1 顺序处理架构 | 第35-36页 |
| 3.2.2 并行处理架构 | 第36页 |
| 3.2.3 流水线级联架构 | 第36-37页 |
| 3.2.4 阵列架构 | 第37-38页 |
| 3.2.5 FFT处理器架构的选择 | 第38-39页 |
| 3.3 地址变换模块 | 第39-46页 |
| 3.3.1 RAM读写地址变换 | 第39-45页 |
| 3.3.2 旋转因子地址 | 第45-46页 |
| 3.4 基-8蝶形运算模块 | 第46-49页 |
| 3.5 状态机模块 | 第49-51页 |
| 3.6 ROM存储器模块 | 第51-54页 |
| 3.7 控制模块 | 第54-55页 |
| 3.8 溢出截位模块 | 第55-57页 |
| 3.9 本章小结 | 第57-59页 |
| 第四章 FFT处理器系统测试 | 第59-69页 |
| 4.1 系统总体测试方案 | 第59-60页 |
| 4.2 系统功能验证 | 第60-64页 |
| 4.3 FFT处理器占用资源分析 | 第64-65页 |
| 4.4 FPGA上板验证 | 第65-67页 |
| 4.5 本章小结 | 第67-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
