双控存储系统的设计与实现
| 摘要 | 第8-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-19页 |
| 1.1 论文选题意义 | 第12-13页 |
| 1.2 存储技术的发展 | 第13-14页 |
| 1.3 国内外研究现状 | 第14-17页 |
| 1.4 论文主要研究内容和结构安排 | 第17-19页 |
| 第二章 双控存储系统体系结构设计 | 第19-31页 |
| 2.1 双控存储系统的设计原则和技术指标 | 第19-21页 |
| 2.1.1 双控存储系统设计原则 | 第19-20页 |
| 2.1.2 双控存储系统技术指标 | 第20-21页 |
| 2.2 双控存储系统体系结构优势 | 第21-25页 |
| 2.3 2U双控存储系统体系结构设计 | 第25-28页 |
| 2.4 3U双控存储系统体系结构设计 | 第28-31页 |
| 2.4.1 3U主板设计 | 第28-29页 |
| 2.4.2 3U中板设计 | 第29-30页 |
| 2.4.3 3U平铺背板设计 | 第30-31页 |
| 第三章 双控存储系统硬件设计和可靠性分析 | 第31-57页 |
| 3.1 平台模块 | 第31-33页 |
| 3.1.1 CPU模块 | 第31-32页 |
| 3.1.2 DDR4模块 | 第32页 |
| 3.1.3 PCH模块 | 第32-33页 |
| 3.1.4 PCIE总线模块 | 第33页 |
| 3.2 电源模块 | 第33-37页 |
| 3.2.1 系统开关电源模块 | 第33-36页 |
| 3.2.2 系统DC-DC电源模块 | 第36-37页 |
| 3.3 网络模块 | 第37-38页 |
| 3.4 NTB模块 | 第38-40页 |
| 3.5 SAS模块 | 第40-42页 |
| 3.5.1 SAS CONTROLLER模块 | 第40-41页 |
| 3.5.2 SAS expander模块 | 第41-42页 |
| 3.6 CPLD模块 | 第42-49页 |
| 3.6.1 I2C Slave模块 | 第42-47页 |
| 3.6.2 SGPIO模块 | 第47-48页 |
| 3.6.3 上下电模块 | 第48页 |
| 3.6.4 中断处理 | 第48-49页 |
| 3.6.5 串口切换 | 第49页 |
| 3.7 HW MONITOR模块 | 第49-50页 |
| 3.8 低速总线模块 | 第50-52页 |
| 3.8.1 LPC总线模块 | 第50-51页 |
| 3.8.2 I2C总线模块 | 第51页 |
| 3.8.3 SPI总线模块 | 第51-52页 |
| 3.9 系统单点故障分析 | 第52-54页 |
| 3.9.1 电源备电方案分析 | 第52-53页 |
| 3.9.2 电源备电方案失效场景分析 | 第53页 |
| 3.9.3 电源备电优化方案 | 第53-54页 |
| 3.9.4 电源新备电方案失效场景分析 | 第54页 |
| 3.9.5 优化方案改进点 | 第54页 |
| 3.10 系统可维护性分析 | 第54-57页 |
| 3.10.1 坦克链可维护性分析 | 第54-55页 |
| 3.10.2 坦克链优化措施 | 第55页 |
| 3.10.3 优化措施的影响 | 第55-57页 |
| 第四章 双控存储系统实测数据分析和验证 | 第57-65页 |
| 4.1 SIT测试及分析 | 第57-60页 |
| 4.2 NTB测试及分析 | 第60-61页 |
| 4.3 高速信号拉偏测试及分析 | 第61-64页 |
| 4.3.1 高速信号拉偏步骤 | 第61-63页 |
| 4.3.2 高速信号拉偏数据分析 | 第63-64页 |
| 4.4 双控存储系统技术指标达成情况 | 第64-65页 |
| 第五章 总结和展望 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-70页 |
| 学位论文评阅及答辩情况表 | 第70页 |
