| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-23页 |
| ·数字信号处理器的概述 | 第12-15页 |
| ·数字信号处理器的特点 | 第12-13页 |
| ·数字信号处理器的发展、现状与趋势 | 第13-15页 |
| ·运算部件的相关研究 | 第15-19页 |
| ·核心加法器相关研究 | 第15-16页 |
| ·移位器相关研究 | 第16-17页 |
| ·浮点加法算法相关研究 | 第17-19页 |
| ·硬件设计的实现方式 | 第19-21页 |
| ·课题的来源与背景 | 第21-22页 |
| ·论文的组织结构 | 第22-23页 |
| 第二章 X-DSP 加法移位单元的总体设计 | 第23-32页 |
| ·X-DSP 的体系结构概述 | 第23-26页 |
| ·X-DSP 的 CPU 结构及数据通路 | 第23-25页 |
| ·X-DSP 的流水线 | 第25-26页 |
| ·加法移位单元的功能及结构设计 | 第26-27页 |
| ·加法移位单元的指令定义 | 第27-29页 |
| ·与加法移位单元有关的控制寄存器 | 第29-32页 |
| 第三章 加法移位单元的逻辑设计 | 第32-52页 |
| ·源操作数分配网络的实现 | 第32-33页 |
| ·定点运算单元的实现 | 第33-37页 |
| ·定点算术模块的逻辑设计 | 第33-35页 |
| ·移位模块的逻辑设计 | 第35-37页 |
| ·位操作模块的逻辑设计 | 第37页 |
| ·浮点运算单元的实现 | 第37-46页 |
| ·IEEE754 标准的浮点数表示和舍入模式 | 第37-39页 |
| ·浮点特殊操作数的判断 | 第39-41页 |
| ·浮点加减模块的逻辑设计 | 第41-43页 |
| ·整化浮模块的逻辑设计 | 第43页 |
| ·浮化整/浮模块的逻辑设计 | 第43-44页 |
| ·特殊函数模块的逻辑设计 | 第44-45页 |
| ·浮点比较操作模块的实现 | 第45-46页 |
| ·加法移位单元关键部件的逻辑设计 | 第46-52页 |
| ·核心加法器 | 第46-47页 |
| ·饱和判断逻辑 | 第47-49页 |
| ·移位器 | 第49-50页 |
| ·复合加法器 | 第50-52页 |
| 第四章 加法移位单元的功能验证 | 第52-65页 |
| ·加法移位单元的模拟验证 | 第52-61页 |
| ·模拟验证的准备 | 第53-54页 |
| ·测试向量的开发 | 第54-60页 |
| ·测试向量的说明 | 第60-61页 |
| ·加法移位单元的 FPGA 仿真 | 第61-63页 |
| ·FPGA 验证环境 | 第61-62页 |
| ·FPGA 验证过程 | 第62页 |
| ·FPGA 验证流程 | 第62-63页 |
| ·功能验证总结 | 第63-65页 |
| 第五章 加法移位单元的逻辑综合与优化 | 第65-82页 |
| ·逻辑综合前的准备 | 第65-69页 |
| ·加法移位单元合理的子模块划分 | 第65-66页 |
| ·代码的风格和可综合性 | 第66-67页 |
| ·选择合适的综合策略 | 第67-68页 |
| ·尽量准确地定义约束 | 第68页 |
| ·解决模块的多示例化和指定所有的伪路径和多周期路径 | 第68-69页 |
| ·综合的运行及结果 | 第69-71页 |
| ·综合优化的策略 | 第71-82页 |
| ·基于预测思想的优化策略 | 第71-74页 |
| ·基于逻辑复用的优化策略 | 第74-76页 |
| ·结构调整的优化策略 | 第76-79页 |
| ·合并 Reg 减少锁存器的优化策略 | 第79-80页 |
| ·充分发挥逻辑综合工具的潜能 | 第80-82页 |
| 结束语 | 第82-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 作者在学期间取得的学术成果 | 第88页 |