基于通用组合编码的加密算法的设计与实现
| 中文摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第1章 绪论 | 第10-21页 |
| ·课题研究背景、目的和意义 | 第10-11页 |
| ·课题研究现状及发展趋势 | 第11-14页 |
| ·相关工作 | 第14-19页 |
| ·通用组合编码 | 第14-15页 |
| ·并行技术 | 第15-19页 |
| ·本文研究的内容 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第2章 典型的分组密码及其操作模式 | 第21-31页 |
| ·两种典型的分组密码 | 第21-26页 |
| ·数据加密标准——DES | 第22-24页 |
| ·高级加密标准——AES | 第24-26页 |
| ·分组密码的操作模式 | 第26-29页 |
| ·其他密码体制 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 组合加密算法的设计 | 第31-41页 |
| ·组合加密的技术特性 | 第31-33页 |
| ·组合加密算法 | 第33-40页 |
| ·组合加密算法总体设计 | 第33-35页 |
| ·各模块关系图 | 第35-37页 |
| ·组合加密算法设计 | 第37-38页 |
| ·密钥生成算法设计 | 第38-39页 |
| ·组合解密算法设计 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 组合加密算法的实现 | 第41-52页 |
| ·密钥实现 | 第41-44页 |
| ·主密钥实现 | 第41-42页 |
| ·组密钥实现 | 第42-43页 |
| ·子密钥实现 | 第43-44页 |
| ·分段序列预处理实现 | 第44-45页 |
| ·组合加密算法实现 | 第45-49页 |
| ·组合解密算法实现 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第5章 组合加密算法的优化 | 第52-80页 |
| ·全局序数的 GPU 并行优化算法 | 第52-61页 |
| ·全局序数 | 第52-54页 |
| ·全局序数的 GPU 并行实现 | 第54-58页 |
| ·本机硬件配置及实验开发环境 | 第58-59页 |
| ·全局序数并行化实验结果 | 第59-61页 |
| ·组合加密的 CPU 并行优化算法 | 第61-67页 |
| ·组合加密 CPU 段间并行原理 | 第61-62页 |
| ·组合加密 CPU 段间并行算法实现 | 第62-65页 |
| ·组合加密 CPU 段间并行优化算法测试 | 第65-67页 |
| ·组合加密中的频率表存储优化 | 第67-77页 |
| ·频率表压缩原理 | 第67-69页 |
| ·频率表压缩实现 | 第69-75页 |
| ·频率表优化测试 | 第75-77页 |
| ·组合加密算法与传统加密算法的对比分析 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 结论 | 第80-82页 |
| 参考文献 | 第82-87页 |
| 致谢 | 第87-88页 |
| 攻读学位期间发表的学术论文 | 第88页 |
