FSO系统中ARQ差错控制技术的设计方法研究
摘要 | 第1-4页 |
Abstract | 第4-7页 |
第一章 绪论 | 第7-15页 |
·引言 | 第7-8页 |
·FSO 中的差错控制技术 | 第8-11页 |
·FSO 中 ARQ 技术国内外现状及发展趋势 | 第11-13页 |
·论文的工作及内容安排 | 第13-15页 |
第二章 差错控制相关技术基本原理 | 第15-41页 |
·以太网协议及帧结构 | 第15-19页 |
·以太网协议 | 第15-17页 |
·以太网的帧结构 | 第17-19页 |
·HDLC 协议 | 第19-25页 |
·HDLC 工作模式 | 第20-21页 |
·HDLC 的帧结构 | 第21-23页 |
·HDLC 的工作过程 | 第23-24页 |
·HDLC 的特点 | 第24-25页 |
·LLC 协议 | 第25-33页 |
·LLC 协议简述 | 第25-26页 |
·LLC 子层功能 | 第26-27页 |
·LLC 服务类型 | 第27-29页 |
·LLC 的帧结构 | 第29-33页 |
·LLC 无效帧格式 | 第33页 |
·ARQ 机制 | 第33-38页 |
·ARQ 概述 | 第33-35页 |
·ARQ 分类 | 第35-37页 |
·ARQ 与 FEC 的比较 | 第37-38页 |
·差错控制模块的总体设计思路 | 第38-40页 |
·本章小结 | 第40-41页 |
第三章 差错控制功能模块设计 | 第41-69页 |
·设计开发平台简介 | 第41-42页 |
·MAC 层介绍 | 第42-47页 |
·MAC 层与物理层的 MII 接口 | 第42-44页 |
·MAC 层与物理层的 GMII 接口 | 第44页 |
·MAC IP 核简介 | 第44-47页 |
·LLC 模块的 FPGA 功能划分 | 第47-68页 |
·以太网接收处理模块 | 第48-51页 |
·LLC 发送处理模块 | 第51-53页 |
·发送调度器模块 | 第53-57页 |
·LLC 接收处理模块 | 第57-59页 |
·以太网发送处理模块 | 第59-61页 |
·接收调度器模块 | 第61-63页 |
·LLC 管理模块 | 第63-68页 |
·本章小结 | 第68-69页 |
第四章 差错控制功能模块仿真验证 | 第69-79页 |
·仿真平台简介 | 第69页 |
·关键模块的仿真分析 | 第69-77页 |
·MAC IP 核的仿真验证 | 第70页 |
·以太网接收处理模块的仿真验证 | 第70-71页 |
·LLC 发送处理模块的仿真验证 | 第71-72页 |
·发送调度模块的仿真验证 | 第72-74页 |
·LLC 接收处理模块的仿真验证 | 第74-75页 |
·以太网发送处理模块的仿真验证 | 第75页 |
·接收调度模块的仿真验证 | 第75-76页 |
·LLC 管理模块的仿真验证 | 第76-77页 |
·本章小结 | 第77-79页 |
第五章 总结与展望 | 第79-81页 |
致谢 | 第81-83页 |
参考文献 | 第83-87页 |
研究生在读期间研究成果 | 第87-88页 |