三维声纳成像系统专用调试平台硬件设计
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 目次 | 第7-10页 |
| 1 绪论 | 第10-21页 |
| ·课题背景和意义 | 第10-11页 |
| ·相关研究概况 | 第11-18页 |
| ·三维声纳成像技术简介 | 第11-15页 |
| ·DDS频率合成技术与TVG增益控制原理 | 第15-17页 |
| ·FPGA的发展及其在DDS技术中应用 | 第17-18页 |
| ·本文研究内容 | 第18-21页 |
| ·本文研究内容 | 第18-19页 |
| ·本文的章节结构 | 第19-21页 |
| 2 系统总体设计 | 第21-27页 |
| ·系统设计技术目标 | 第21页 |
| ·系统整体设计方案 | 第21-26页 |
| ·系统硬件模块 | 第21-24页 |
| ·系统数据通信 | 第24-25页 |
| ·系统总体架构 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 3 系统硬件详细设计 | 第27-41页 |
| ·主控模块 | 第27-31页 |
| ·NAND FLASH设计 | 第27-28页 |
| ·DDR2 SDRAM设计 | 第28页 |
| ·以太网接口设计 | 第28-29页 |
| ·FPGA接口设计 | 第29-31页 |
| ·其他外围设备设计 | 第31页 |
| ·FPGA模块 | 第31-35页 |
| ·SPI接口设计 | 第32-33页 |
| ·RS232串口设计 | 第33页 |
| ·时钟扩展设计 | 第33-34页 |
| ·GPIO接口设计 | 第34-35页 |
| ·信号生成模块 | 第35-36页 |
| ·DDS电路设计 | 第35页 |
| ·TVG电路设计 | 第35-36页 |
| ·信号采集模块 | 第36-37页 |
| ·时钟模块 | 第37页 |
| ·电源模块 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 4 系统FPGA功能设计 | 第41-53页 |
| ·FPGA总体功能描述 | 第41-44页 |
| ·FPGA功能模块 | 第44-52页 |
| ·Clk_Manage模块 | 第44-45页 |
| ·Sig_Generate模块 | 第45-49页 |
| ·Sig_Sample模块 | 第49-52页 |
| ·本章小结 | 第52-53页 |
| 5 系统硬件电路实现 | 第53-60页 |
| ·高速数字电路设计 | 第53-55页 |
| ·模拟电路设计 | 第55-57页 |
| ·系统硬件电路实现 | 第57-59页 |
| ·PCB布局 | 第57-58页 |
| ·PCB布线 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 6 系统功能调试与性能检测 | 第60-72页 |
| ·系统基本功能调试 | 第60页 |
| ·系统性能检测方案 | 第60-62页 |
| ·标准数字示波器检验 | 第60-61页 |
| ·Matlab数据检验 | 第61页 |
| ·三维声纳成像系统检验 | 第61-62页 |
| ·系统性能检测结果 | 第62-71页 |
| ·标准数字示波器测试结果 | 第62-67页 |
| ·Matlab数据测试结果 | 第67-69页 |
| ·三维声纳成像系统测试结果 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 7 总结与展望 | 第72-74页 |
| ·总结 | 第72-73页 |
| ·展望 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 作者简历 | 第76页 |
