| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·移动通信简介 | 第7页 |
| ·LTE 简介 | 第7-8页 |
| ·FPGA 设计流程及简介 | 第8-10页 |
| ·论文内容和安排 | 第10-11页 |
| 第二章 LTE 下行关键技术介绍 | 第11-21页 |
| ·LTE 物理层介绍 | 第11-14页 |
| ·LTE 帧结构 | 第11-12页 |
| ·LTE 时隙结构和资源粒子 | 第12-14页 |
| ·LTE 下行链路端基带结构 | 第14-20页 |
| ·CRC 校验 | 第14-16页 |
| ·信道编码 | 第16-17页 |
| ·加扰 | 第17-18页 |
| ·调制 | 第18-19页 |
| ·OFDM 符号产生 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 LTE 中调制解调的 FPGA 研究与实现 | 第21-31页 |
| ·调制解调概述及基本功能 | 第21-23页 |
| ·调制解调的分类 | 第21-23页 |
| ·LTE 中的调制解调 | 第23页 |
| ·16QAM 调制的 FPGA 实现 | 第23-26页 |
| ·16QAM 解调的 FPGA 实现 | 第26-29页 |
| ·本章小结 | 第29-31页 |
| 第四章 LTE 中 Turbo 编码解码的 FPGA 研究与实现 | 第31-45页 |
| ·Turbo 码简介 | 第31-32页 |
| ·Turbo 编码的 FPGA 实现 | 第32-38页 |
| ·Turbo 编码的基本原理 | 第32-33页 |
| ·RSC 编码器的 FPGA 实现 | 第33-35页 |
| ·编码器译码器内交织与解交织模块的 FPGA | 第35-37页 |
| ·Turbo 编码中删除模块的 FPGA 实现 | 第37-38页 |
| ·Turbo 译码的 FPGA 实现 | 第38-44页 |
| ·Viterbi 译码基本原理 | 第40-41页 |
| ·路径变化模块的 FPGA 实现 | 第41-43页 |
| ·路径回溯模块的 FPGA 实现 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第五章 LTE 下行链路中关键技术的硬件实现 | 第45-57页 |
| ·硬件开发板介绍 | 第45-46页 |
| ·硬件开发板结构 | 第45-46页 |
| ·硬件开发板关键芯片介绍 | 第46页 |
| ·关键芯片性能测试 | 第46-48页 |
| ·芯片测试概述 | 第46-47页 |
| ·ADC 芯片测试过程及结果 | 第47-48页 |
| ·关键模块的硬件实现 | 第48-50页 |
| ·数据源及复位模块的硬件实现 | 第48页 |
| ·CRC 模块的硬件实现 | 第48-49页 |
| ·Turbo 编码模块的硬件实现 | 第49-50页 |
| ·调制模块的硬件实现 | 第50页 |
| ·LTE 下行链路的硬件实现 | 第50-56页 |
| ·LTE 下行链路的硬件实现 | 第50-53页 |
| ·链路性能测试 | 第53-56页 |
| ·本章小结 | 第56-57页 |
| 第六章 总结和展望 | 第57-59页 |
| ·本文工作总结 | 第57页 |
| ·未来工作展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |