| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-17页 |
| ·研究背景 | 第11-12页 |
| ·国内外研究现状 | 第12-15页 |
| ·比特交织编码调制系统 | 第12页 |
| ·蜂窝通信系统同频组网技术 | 第12-14页 |
| ·仿真开发验证一体化技术 | 第14-15页 |
| ·论文内容和章节安排 | 第15-17页 |
| 第2章 相关基础知识 | 第17-27页 |
| ·比特交织编码调制技术 | 第17-18页 |
| ·系统模型及原理 | 第17页 |
| ·交织技术原理 | 第17-18页 |
| ·基于广义互补码的蜂窝系统无干扰同频组网原理 | 第18-21页 |
| ·基本原理 | 第18-19页 |
| ·无干扰同频组网实例说明 | 第19-21页 |
| ·System Generator 概述 | 第21-26页 |
| ·SysGen 硬件协仿真模式 | 第22-26页 |
| ·两种模式的对比 | 第26页 |
| ·本章小结 | 第26-27页 |
| 第3章 Turbo 乘积码高效编码调制方案设计 | 第27-38页 |
| ·Turbo 乘积码的编译码原理 | 第27-30页 |
| ·TPC 码的编码方式 | 第27页 |
| ·TPC 码的译码方式 | 第27-29页 |
| ·TPC 码和 Turbo 码的性能分析 | 第29-30页 |
| ·基于 TPC 码的 BICM 系统模型 | 第30-32页 |
| ·一种改进的 BICM-TPC 系统的设计与性能分析 | 第32-35页 |
| ·系统模型 | 第32-33页 |
| ·信号空间分集 | 第33-34页 |
| ·系统方案实现 | 第34-35页 |
| ·性能仿真及分析 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 硬件协仿真系统的设计与实现 | 第38-50页 |
| ·硬件协仿真系统设计流程 | 第38-42页 |
| ·Matlab 程序仿真 | 第39-40页 |
| ·基于 matlab 算法的 FPGA 硬件时序和架构设计 | 第40-41页 |
| ·Verilog 代码编写和测试 | 第41-42页 |
| ·SysGen 系统的设计和 FPGA 硬件协仿真测试 | 第42页 |
| ·基于 SysGen 的仿真开发验证一体化解决方案 | 第42-46页 |
| ·FPGA 双板系统 | 第42-43页 |
| ·主板设计描述 | 第43-45页 |
| ·从板设计描述 | 第45-46页 |
| ·硬件协仿真系统仿真结果及分析 | 第46-49页 |
| ·仿真环境 | 第46页 |
| ·QPSK 平台硬件仿真结果 | 第46-49页 |
| ·本章小结 | 第49-50页 |
| 第5章 一种新型同频组网的设计与实现 | 第50-69页 |
| ·基于 OVCDMA 的 BICM 系统单小区方案 | 第50-54页 |
| ·单小区发射机结构描述 | 第50-53页 |
| ·基于 MMSE 均衡的单小区接收机 | 第53-54页 |
| ·比特交织编码调制系统中的均衡技术 | 第54-57页 |
| ·算法理论原型 | 第54-55页 |
| ·对 MMSE 滤波器抽头数 K 的选择 | 第55-56页 |
| ·MMSE 简化算法 | 第56-57页 |
| ·比特对数似然比的计算 | 第57-60页 |
| ·LLR 的简化算法 | 第57-59页 |
| ·LLR 的定点化仿真 | 第59-60页 |
| ·四小区同频组网方案 | 第60-61页 |
| ·性能仿真及分析 | 第61-68页 |
| ·BPSK 平台硬件仿真结果 | 第61-64页 |
| ·QPSK 平台硬件仿真结果 | 第64-68页 |
| ·本章小结 | 第68-69页 |
| 结论 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 攻读硕士学位期间所发表的论文和取得的科研成果 | 第74-75页 |
| 致谢 | 第75-76页 |
| 附录 | 第76-81页 |
