雷达宽带数字接收机设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·选题的背景、目的和意义 | 第10页 |
| ·国内外发展状况 | 第10-12页 |
| ·论文的主要研究内容 | 第12-14页 |
| 第2章 宽带数字接收机的体系结构研究 | 第14-20页 |
| ·接收机的发展和分类情况概述 | 第14-15页 |
| ·被动雷达工作环境及其对宽带接收机的性能要求 | 第15页 |
| ·宽带数字接收机的关键技术概述 | 第15-16页 |
| ·一些宽带数字接收机的实现方案 | 第16-18页 |
| ·欠采样多通道并行数字接收机结构 | 第16页 |
| ·信道化数字接收机结构 | 第16-17页 |
| ·引导式数字接收机结构 | 第17页 |
| ·被动雷达数字接收机体系结构 | 第17-18页 |
| ·本章小结 | 第18-20页 |
| 第3章 宽带数字接收机的动态范围设计 | 第20-28页 |
| ·接收机动态范围概述 | 第20页 |
| ·高灵敏度与大动态范围 | 第20-22页 |
| ·接收机的灵敏度 | 第20-21页 |
| ·动态范围、灵敏度 | 第21-22页 |
| ·AGC 的模型及环路设计 | 第22-27页 |
| ·AGC 的典型模型 | 第22-24页 |
| ·AGC 的迭代模型及环路分析 | 第24-26页 |
| ·采用固定衰减器的数字接收机设计 | 第26页 |
| ·采用迭代型 AGC 的接收机设计 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第4章 信道化数字接收单元设计 | 第28-44页 |
| ·信道化接收机概述 | 第28页 |
| ·信道化数字接收单元设计 | 第28-43页 |
| ·信道化结构选取 | 第29-33页 |
| ·测频方法 | 第33-38页 |
| ·信号类型识别 | 第38-43页 |
| ·本章小结 | 第43-44页 |
| 第5章 宽带数字接收机的系统设计与实现 | 第44-68页 |
| ·晶体视频接收单元的实现 | 第44-47页 |
| ·A/D 电路设计 | 第45-46页 |
| ·高速 D/A 电路 | 第46页 |
| ·比较器电路 | 第46页 |
| ·FPGA 及其外围电路 | 第46-47页 |
| ·中频接收单元的实现 | 第47-52页 |
| ·ADC | 第49-50页 |
| ·时钟管理电路 | 第50页 |
| ·SDRAM | 第50页 |
| ·FPGA | 第50-52页 |
| ·信道化数字接收单元的实现 | 第52-66页 |
| ·宽带信道化数字接收单元硬件框图 | 第52-54页 |
| ·所选芯片的性能 | 第54-66页 |
| ·接收机的系统测试与雷达联调 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 结论 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第73-74页 |
| 致谢 | 第74-75页 |
| 个人简历 | 第75页 |
